Invention Application
- Patent Title: 半導体装置の製造方法及び基板処理システム
- Patent Title (English): Semiconductor device manufacturing method and substrate treatment system
- Patent Title (中): 半导体器件制造方法和衬底处理系统
-
Application No.: PCT/JP2012/071514Application Date: 2012-08-24
-
Publication No.: WO2013035561A1Publication Date: 2013-03-14
- Inventor: 秋山 浩二 , 東島 裕和 , 田村 知大 , 青山 真太郎
- Applicant: 東京エレクトロン株式会社 , 秋山 浩二 , 東島 裕和 , 田村 知大 , 青山 真太郎
- Applicant Address: 〒1076325 東京都港区赤坂五丁目3番1号 Tokyo JP
- Assignee: 東京エレクトロン株式会社,秋山 浩二,東島 裕和,田村 知大,青山 真太郎
- Current Assignee: 東京エレクトロン株式会社,秋山 浩二,東島 裕和,田村 知大,青山 真太郎
- Current Assignee Address: 〒1076325 東京都港区赤坂五丁目3番1号 Tokyo JP
- Agency: 伊東 忠重
- Priority: JP2011-195246 20110907
- Main IPC: H01L21/316
- IPC: H01L21/316 ; H01L21/336 ; H01L21/822 ; H01L27/04 ; H01L29/78
Abstract:
被処理体上に第1の高誘電率絶縁膜を成膜する第1の成膜工程と、前記第1の高誘電率絶縁膜を、650℃以上で60秒未満の間熱処理する結晶化熱処理工程と、前記第1の高誘電率絶縁膜上に、前記第1の高誘電率絶縁膜の金属元素のイオン半径よりも小さいイオン半径を有する金属元素を有し、前記第1の高誘電率絶縁膜よりも比誘電率が大きい、第2の高誘電率絶縁膜を成膜する第2の成膜工程と、を含む、半導体装置の製造方法が提供される。
Information query
IPC分类: