Invention Application
- Patent Title: 一种半导体结构及其制造方法
- Patent Title (English): Semiconductor structure and manufacturing method therefor
-
Application No.: PCT/CN2012/075309Application Date: 2012-05-10
-
Publication No.: WO2013155740A1Publication Date: 2013-10-24
- Inventor: 尹海洲 , 朱慧珑 , 骆志炯
- Applicant: 中国科学院微电子研究所 , 尹海洲 , 朱慧珑 , 骆志炯
- Applicant Address: 中国北京市朝阳区北土城西路3#, Beijing 100029 CN
- Assignee: 中国科学院微电子研究所,尹海洲,朱慧珑,骆志炯
- Current Assignee: 中国科学院微电子研究所,尹海洲,朱慧珑,骆志炯
- Current Assignee Address: 中国北京市朝阳区北土城西路3#, Beijing 100029 CN
- Agency: 北京汉昊知识产权代理事务所(普通合伙)
- Priority: CN201210117033.5 20120419
- Main IPC: H01L29/06
- IPC: H01L29/06 ; H01L21/336
Abstract:
一种半导体结构,包括,半导体基体(120),所述半导体基体(120)位于绝缘层(110)上,且所述绝缘层(110)位于半导体衬底(100)上;源漏区(140),其接于所述半导体基体(120)的两个相对的第一侧面(126);栅极(160),其位于所述半导体基体(120)的两个相对的第二侧面上(128);绝缘塞(124),位于所述绝缘层(110)上并嵌于所述半导体基体(120)中;外延层(180),夹于所述绝缘塞(124)和所述半导体基体(120)之间。一种半导体结构的形成方法,包括:在半导体衬底(100)上形成绝缘层(110);在绝缘层(110)上形成半导体基体(120);在所述半导体基体(120)内形成空腔,所述空腔暴露所述半导体衬底(100);在所述空腔中选择性外延形成外延层(180);在所述空腔中形成绝缘塞(124)。通过形成超陡的倒掺杂阱,利于减小短沟道效应。
Information query
IPC分类: