活性領域内に２つの光電変換素子を有する半導体装置において、光電変換素子と第１のトランジスタとを接続する配線の長さを短くし、配線容量の値を小さくすることを目的とする。半導体基板（ＳＵＢ）に複数の画素領域が行列状に並び、複数の画素領域のそれぞれは、活性領域（ＡＲ）と、２つの光電変換素子（ＰＤ）と、２つの浮遊容量領域（ＦＤ）と、第１のトランジスタ（ＡＭＩ）とを備える。複数の画素領域のそれぞれには、２つの光電変換素子（ＰＤ）のそれぞれと２つの浮遊容量領域（ＦＤ）のそれぞれとを有する転送トランジスタ（ＴＸ）が２つ含まれる。第１のトランジスタ（ＡＭＩ）は、画素領域内において、２つの浮遊容量領域（ＦＤ）のうち一方の浮遊容量領域（ＦＤ）と他方の浮遊容量領域（ＦＤ）との並ぶ方向に関して一方の浮遊容量領域（ＦＤ）と他方の浮遊容量領域（ＦＤ）との間に配置される。