メモリゲート（10）の周辺にロジックゲート形成層（25）をそのまま残存させることにより、その分、ロジックゲート形成層（25）をドライエッチングした際にドライエッチングによる生じる反応ガスが発生し易くなるので、反応ガスの変化を目安としてエッチング量を判定する自動終点検出法を利用してロジックゲート形成層（25）を除去できるようになり、より正確にメモリ回路領域（ER1）のロジックゲート形成層（25）を除去し得、かくして、メモリ回路領域（ER1）のロジックゲート形成層（25）を除去する際にメモリ回路領域絶縁層（6a）に対するオーバーエッチングを抑制し得、また、ロジックゲート（15,18（図６））を形成する際にメモリ回路領域（ER1）のロジックゲート形成層（25）が既に除去されていることから、ロジックゲート（15,18）を形成した際にメモリ回路領域（ER1）にロジックゲート形成層（25）が残存してしまうことを防止できる、半導体集積回路装置の製造方法を提案する。