Invention Application
- Patent Title: 不揮発性記憶装置、不揮発性記憶素子及びその製造方法
- Patent Title (English): NON-VOLATILE STORAGE DEVICE, NON-VOLATILE STORAGE ELEMENT, AND MANUFACTURING METHOD FOR SAID NON-VOLATILE STORAGE ELEMENT
-
Application No.: PCT/JP2020/045325Application Date: 2020-12-04
-
Publication No.: WO2021112247A1Publication Date: 2021-06-10
- Inventor: 角嶋 邦之 , 舟窪 浩 , 大見 俊一郎 , モリナ レイエス ジョエル , 藤原 一郎 , 堀 敦 , 清水 荘雄 , 中村 美子 , 三村 和仙
- Applicant: 国立大学法人東京工業大学
- Applicant Address: 〒1528550 東京都目黒区大岡山2丁目12番1号 Tokyo
- Assignee: 国立大学法人東京工業大学
- Current Assignee: 国立大学法人東京工業大学
- Current Assignee Address: 〒1528550 東京都目黒区大岡山2丁目12番1号 Tokyo
- Agency: 青木 篤
- Priority: JP2019-219966 2019-12-04
- Main IPC: G11C14/00
- IPC: G11C14/00 ; H01L21/8239 ; H01L27/105 ; H01L21/8244 ; H01L27/11 ; H01L27/11507 ; H01L27/1159 ; H01L27/11597 ; G11C11/22
Abstract:
本発明は、先端CMOSロジックに混載可能な低消費電力、高信頼性、特にデータ書換え特性に優れた強誘電体材料を用いた不揮発性記憶素子及び不揮発性記憶装置を提供する。不揮発性記憶素子は、第1の導電層と、第2の導電層と、両導電層の間の金属酸化物から構成される強誘電体層とを少なくとも有し、強誘電体層と第1の導電層及び/又は第2の導電層との間に酸素イオン導電性を持つバッファ層が存在する。また、第1の導電層と強誘電体層の間に、単層膜または多層膜から構成される界面層を有し、界面層全体として酸化シリコンより高い誘電率を有し、界面層は、第1の導電層と強誘電体層の間にバッファ層が存在する場合には、第1の導電層とバッファ層の間に存在する。不揮発性記憶装置は、低消費電力の強誘電体記憶素子が2次元または3次元に配置されて形成されるメモリセルアレイと、制御回路とを少なくとも具備する。10nm以下にスケーリング可能な強誘電体層は400℃以下の低温で作製し、バッファ層形成後に400℃以下の低温熱アニール処理をして高信頼性化する。
Information query