Die vorliegende Erfindung betrifft ein Verfahren zur analogen Multiplikation und/oder Berechnung eines Skalarprodukts mit einer Schaltungsanordnung, die eine Serienschaltung aus einem ersten FET und einem als Stromquelle dienenden zweiten FET oder FET-Array, eine Ladeeinrichtung und eine Kapazität aufweist, die über die Ladeeinrichtung vorgeladen und über die Serienschaltung aus dem ersten FET und dem zweiten FET oder FET-Array entladen werden kann. Die Kapazität wird hierbei zur Multiplikation eines ersten Wertes mit einem zweiten Wert zunächst vorgeladen. Der erste Wert wird als Pulslänge eines Spannungspulses kodiert an das Gate des ersten FET und der zweite Wert als Spannungsamplitude kodiert an das Gate des zweiten FET angelegt. Dadurch wird die Kapazität für den Zeitraum des Spannungspulses mit einem Entladungsstrom entladen, der durch die am zweiten FET anliegende Spannungsamplitude vorgegeben wird. Das Ergebnis der Multiplikation lässt sich dann aus der Restladung oder Restspannung der Kapazität bestimmen. Das Verfahren arbeitet sehr energieeffizient und lässt sich vorteilhaft für die Durchführung von Berechnungen in Neuronen eines künstlichen neuronalen Netzwerkes einsetzen.