Invention Application
- Patent Title: 半導体装置、半導体装置の製造方法、および半導体記憶装置
- Patent Title (English): SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR STORAGE DEVICE
-
Application No.: PCT/JP2020/035504Application Date: 2020-09-18
-
Publication No.: WO2022059177A1Publication Date: 2022-03-24
- Inventor: 位田 友哉
- Applicant: キオクシア株式会社
- Applicant Address: 〒1080023 東京都港区芝浦三丁目1番21号 Tokyo
- Assignee: キオクシア株式会社
- Current Assignee: キオクシア株式会社
- Current Assignee Address: 〒1080023 東京都港区芝浦三丁目1番21号 Tokyo
- Agency: 特許業務法人サクラ国際特許事務所
- Main IPC: H01L29/78
- IPC: H01L29/78 ; H01L21/336
Abstract:
高い信頼性を有する半導体装置を提供する。半導体装置は、第1の領域(NP1)および第2の領域(NP2)を含む半導体基板(10)と、第1の絶縁体層(2b)と、不純物を含む第1の半導体層(31b)と、チタンを含む第1の導電体層(32b)と、窒素と、チタンまたはタングステンとを含む第2の導電体層(33b)と、タングステンを含む第3の導電体層(34b)と、を有する第1のゲート電極(3b)と、第3の導電体層の上に設けられ、酸素とシリコンとを含む第2の絶縁体層(4b)と、第2の絶縁体層の上に設けられ、窒素とシリコンとを含む第3の絶縁体層(5b)と、第1の領域の上に設けられた第1のコンタクト(CS)と、第2の領域の上に設けられた第2のコンタクト(CS)と、第1のゲート電極の第3の導電体層の上に設けられ、第2の絶縁体層と第3の絶縁体層とを貫通する第3のコンタクト(C0)と、を具備する。
Information query
IPC分类: