회로 기판 및 이를 포함하는 반도체 패키지
摘要:
실시 예에 따른 회로 기판은 절연층; 상기 절연층 상에 배치된 제1 회로 패턴; 상기 절연층 상에 배치되고, 상기 제1 회로 패턴의 상면과 수직으로 중첩된 개구부를 포함하는 제1 보호층; 상기 개구부 내에 배치된 제1 접속부; 및 상기 제1 접속부 상에 배치된 전극부를 포함하고, 상기 전극부의 상면의 폭은, 상기 제1 보호층의 개구부의 폭보다 작다.
0/0