회로기판
    1.
    发明申请
    회로기판 审中-公开

    公开(公告)号:WO2023080719A1

    公开(公告)日:2023-05-11

    申请号:PCT/KR2022/017257

    申请日:2022-11-04

    发明人: 심우섭 김무성

    摘要: 실시 예에 따른 회로 기판은 제1 패드; 상기 제1 패드 상에 배치된 절연층; 상기 절연층 상에 배치된 제2 패드; 및 상기 절연층을 관통하는 관통 홀에 형성되며, 상기 제1 패드 및 상기 제2 패드를 연결하는 관통 전극을 포함하고, 상기 관통 전극은, 상기 관통 홀의 내벽에 형성된 제1 금속층; 및 상기 제1 금속층 상에 형성되어 상기 관통 홀을 채우는 제2 금속층;을 포함하고, 상기 제1 패드는, 상기 관통 전극의 하면과 접촉하고, 1.0㎛ 내지 12㎛의 범위의 두께를 가지고, 상기 제2 패드는, 상기 제1 금속층으로부터 연장되어 형성되는 제3 금속층; 및 상기 제2 금속층으로부터 연장되어 형성되는 제4 금속층;을 포함한다.

    カードエッジ型プリント配線基板

    公开(公告)号:WO2023079794A1

    公开(公告)日:2023-05-11

    申请号:PCT/JP2022/027556

    申请日:2022-07-13

    IPC分类号: H05K1/11 H01R12/72 H05K1/05

    摘要: 【課題】端子部の基板端縁側の終端と基板の端縁との間の電気絶縁層がコネクタ端子の摺接によって削られることを回避し、絶縁不良および導通不良の発生を抑制すること。 【解決手段】ベース層30の端縁の近傍に至るように設けられた端子部26を含むカードエッジ型プリント配線基板において、端子部26の基板端縁23側の終端部26Aと基板端縁23との間における電気絶縁層22の部分の上に金属製の耐摩耗層28が設けられ、耐摩耗層28は端子部26の終端部26Aに対して間隔G2をおいて位置する。

    连接组件、板级架构,以及一种计算设备

    公开(公告)号:WO2023066199A1

    公开(公告)日:2023-04-27

    申请号:PCT/CN2022/125677

    申请日:2022-10-17

    IPC分类号: H01R13/02 H05K1/11

    摘要: 一种连接组件、板级架构以及计算设备,其中:连接组件,用于连接相对设置的半导体晶片(101)和下层基板(201),包括:绝缘体结构(301)和间隔设置的多个连接端子(401),其中:多个连接端子(401)中的任意一个连接端子的第一端和第二端分别设有焊接结构(501),第一端用于与半导体晶片(101)焊接,第二端用于与下层基板(201)焊接;绝缘体结构(301)包括间隔设置的多个空槽,多个空槽和多个连接端子的位置是一一对应的,多个连接端子中的任意一个连接端子被置于任意一个空槽中,以固定连接端子的位置。该结构能够解决超大应力保持问题,以及低容差配合能力问题。

    基于电阻串数模转换器的版图结构和芯片

    公开(公告)号:WO2023036100A1

    公开(公告)日:2023-03-16

    申请号:PCT/CN2022/117159

    申请日:2022-09-06

    IPC分类号: H05K1/11

    摘要: 本申请提供了一种基于电阻串数模转换器的版图结构和芯片,所述基于电阻串数模转换器的版图结构中至少一个电阻阵列单元、至少一个电压选择开关阵列单元和数字逻辑电路单元顺序排布,第一金属层用于所述至少一个电阻阵列单元的第一模拟信号线的布线,第二金属层用于至少一个电阻阵列单元和至少一个电压选择开关阵列单元的第二模拟信号线的布线,以及至少一个电压选择开关阵列单元和所述数字逻辑电路单元的第一数字信号线的布线,第二模拟信号线和第一数字信号线的布线方向一致。可见,这样的版图结构布线简洁分明,既能满足RDAC对器件匹配的需求,又可以灵活使用,提高版图设计的效率,节省芯片开发成本。

    회로 기판 모듈 및 그 제조 방법
    5.
    发明申请

    公开(公告)号:WO2023018180A1

    公开(公告)日:2023-02-16

    申请号:PCT/KR2022/011858

    申请日:2022-08-09

    IPC分类号: H05K7/20 H05K1/11 H05K3/46

    摘要: 본 개시의 다양한 실시예에 따른 회로 기판 모듈은, 제1 기판; 제1 개구를 포함하고 상기 제1 기판 상부에 배치된 제2 기판; 상기 제1 기판과 상기 제2 기판을 연결하기 위하여 상기 제1 기판과 상기 제2 기판 사이에 배치되고, 상기 제1 기판 및 상기 제2 기판 사이의 제1 공간을 제공하는 인터포저; 상기 제1 개구를 커버하도록 부착된 실링(sealing) 부재; 및 상기 제1 기판과 상기 제2 기판 사이에 배치된 충진재;를 포함하고, 상기 실링 부재는, 상기 제1 개구로 충진재 주입용 노즐이 삽입되기 위한 삽입 영역을 포함하고, 상기 제1 기판, 상기 제2 기판 또는 상기 인터포저 중 적어도 어느 하나에는, 상기 제1 공간으로 공기가 유입되는 제2 개구 및 상기 제1 공간으로부터 공기가 배출되는 제3 개구가 형성될 수 있다.

    회로 기판 및 이를 포함하는 반도체 패키지

    公开(公告)号:WO2023014165A1

    公开(公告)日:2023-02-09

    申请号:PCT/KR2022/011656

    申请日:2022-08-05

    发明人: 배재만

    IPC分类号: H05K1/11 H05K3/46 H01L23/538

    摘要: 실시 예에 따른 회로 기판은 상면 및 하면을 포함하는 절연층; 및 상기 절연층의 상면 및 하면을 관통하며, 상기 절연층의 하면을 향할수록 폭이 점진적으로 감소하는 제1 경사를 갖는 관통 전극을 포함하고, 상기 관통 전극은, 상기 제1 경사와 다른 경사를 갖는 보이드부를 포함한다.

    회로 기판 및 이를 포함하는 반도체 패키지

    公开(公告)号:WO2023008967A1

    公开(公告)日:2023-02-02

    申请号:PCT/KR2022/011241

    申请日:2022-07-29

    IPC分类号: H05K3/10 H05K3/28 H05K1/11

    摘要: 실시 예에 따른 회로 기판은 제1 절연층; 상기 제1 절연층 상에 배치된 제1 회로 패턴; 및 상기 제1 절연층 상에 배치되고, 상기 제1 절연층보다 좁은 폭을 가지는 제2 절연층을 포함하고, 상기 제1 절연층의 상면은 상기 제2 절연층과 수직으로 중첩되는 제1 영역과, 상기 제1 영역을 제외한 제2 영역을 포함하고, 상기 제1 회로 패턴은 상기 제1 영역에서 상기 제2 영역으로 연장되는 연장부를 포함하고, 상기 제2 영역에서의 상기 연장부의 폭은, 상기 제1 영역에서의 상기 연장부의 적어도 일부의 폭보다 크다.

    경연성 인쇄 회로 기판 및 이를 포함하는 전자 장치

    公开(公告)号:WO2023003266A1

    公开(公告)日:2023-01-26

    申请号:PCT/KR2022/010256

    申请日:2022-07-14

    发明人: 홍은석

    IPC分类号: H05K3/46 H05K1/02 H05K1/11

    摘要: 다양한 실시 예들에 따르면, 경연성 인쇄 회로 기판은, 제 1 베이스 도전성 층; 상기 제 1 베이스 도전성 층으로부터 제 1 방향으로 이격되는 제 1 경성 도전성 층; 상기 제 1 베이스 도전성 층으로부터 상기 제 1 방향으로 이격되고, 상기 제 1 방향에 교차하는 제 2 방향으로 상기 제 1 경성 도전성 층으로부터 이격되는 제 2 경성 도전성 층; 상기 제 1 베이스 도전성 층으로부터 상기 제 1 방향으로 이격되고, 상기 제 1 경성 도전성 층 및 제 2 경성 도전성 층보다 상기 제 1 베이스 도전성 층에 근접하게 위치하는 베이스 커버 층; 상기 제 1 베이스 도전성 층 및 베이스 커버 층 사이에 위치하는 전송 라인; 및 상기 베이스 커버 층에 배치되고, 상기 제 1 경성 도전성 층 및 제 2 경성 도전성 층 사이에 위치하고, 상기 제 1 방향으로 상기 전송 라인에 오버랩되는 더미 금속 층을 포함할 수 있다. 그 외에도 다양한 실시 예들이 가능하다.

    HIGH PERFORMANCE CABLE TERMINATION
    10.
    发明申请

    公开(公告)号:WO2023283297A1

    公开(公告)日:2023-01-12

    申请号:PCT/US2022/036302

    申请日:2022-07-07

    摘要: A high frequency cable connector with a plug connector terminating shielded cables via a plurality of cable connection modules attached to a paddle card. The terminations do not significantly disrupt the high integrity signal paths within the cables, even at high frequencies. Various techniques may be used, alone or in combination, to form the termination, including that the wire insulators and shields of the cables extend almost to the point of termination, with a relatively small length of wire extending beyond the insulator and shield; welding of cable wires to signal terminals in the modules; signal terminals and ground terminals held within the modules with a controlled relative spacing; signal terminals of the modules surface mount soldered to pads on the paddle card; narrow pads approximating the width of traces in the paddle card; and short pads, approximating the length of mounting ends of the signal terminals.