Invention Application
- Patent Title: 印刷回路基板の製造方法および導電下地層形成方法
- Patent Title (English): METHOD OF PRODUCING PRINTED CIRCUIT BOARD, AND METHOD OF FORMING ELECTROCONDUCTIVE UNDERLAYER
-
Application No.: PCT/JP2022/015487Application Date: 2022-03-29
-
Publication No.: WO2023047671A1Publication Date: 2023-03-30
- Inventor: 清水 信哉 , 登口 将吏
- Applicant: エレファンテック株式会社
- Applicant Address: 〒1040032 東京都中央区八丁堀四丁目3番8号 Tokyo
- Assignee: エレファンテック株式会社
- Current Assignee: エレファンテック株式会社
- Current Assignee Address: 〒1040032 東京都中央区八丁堀四丁目3番8号 Tokyo
- Agency: 特許業務法人 山王坂特許事務所
- Priority: JP2021-156187 2021-09-24
- Main IPC: H05K3/42
- IPC: H05K3/42
Abstract:
絶縁性の基板の表面から裏面へ貫通する穴の内周面(内壁)における導電膜の形成をインクジェット方式によって不具合なく行う。 表面から裏面へ貫通する穴13の開いた絶縁性の基板11に対して、少なくとも穴13の内壁に導電下地層を形成する際、基板11の下側から閉鎖部材17で穴13を塞いだ状態で、インクジェット方式により導電性のインク滴を穴13内へ吐出することにより、穴13内にインク15を充填する充填工程と、穴13内に充填されたインクを外部へ排出する排出工程と、排出工程の後、少なくとも穴13の内壁に残る内壁インク層を乾燥させる乾燥工程とを実行する。
Information query