-
公开(公告)号：CN101478513A
公开(公告)日：2009-07-08
申请号：CN200810241975.8
申请日：2008-12-31
申请人： 中兴通讯股份有限公司
发明人： 廖艳
IPC分类号： H04L25/49
摘要： 本发明涉及一种数字中频信号处理领域兼容多速率的FPGA实现装置和方法，本发明技术方案如下：一种兼容多速率的数字中频实现装置，由子模块组成，其特征在于：设置所述子模块为最高速率，并向下兼容其他速率；各子模块均包括一输入输出控制模块，第一级子模块输入输出控制模块用于根据上层软件配置的基带信号带宽产生初始的数据输入时序控制逻辑，并将所述数据输入时序控制逻辑作为初始输入有效信号，并向下一级子模块输出输出有效信号；次级子模块输入输出控制模块用于读取上一级所述输出有效信号作为本级输入有效信号，并向下一级输出输出有效信号。并提供了上述装置处理的方法。采用本发明装置及方法设计简单，仿真方便，兼容多速率。
-
公开(公告)号：CN101478513B
公开(公告)日：2012-05-23
申请号：CN200810241975.8
申请日：2008-12-31
申请人： 中兴通讯股份有限公司
发明人： 廖艳
IPC分类号： H04L25/49
摘要： 本发明涉及一种数字中频信号处理领域兼容多速率的FPGA实现装置和方法，本发明技术方案如下：一种兼容多速率的数字中频实现装置，由子模块组成，其特征在于：设置所述子模块为最高速率，并向下兼容其他速率；各子模块均包括一输入输出控制模块，第一级子模块输入输出控制模块用于根据上层软件配置的基带信号带宽产生初始的数据输入时序控制逻辑，并将所述数据输入时序控制逻辑作为初始输入有效信号，并向下一级子模块输出输出有效信号；次级子模块输入输出控制模块用于读取上一级所述输出有效信号作为本级输入有效信号，并向下一级输出输出有效信号。并提供了上述装置处理的方法。采用本发明装置及方法设计简单，仿真方便，兼容多速率。
-
公开(公告)号：CN100574098C
公开(公告)日：2009-12-23
申请号：CN200810004400.4
申请日：2008-01-22
申请人： 中兴通讯股份有限公司
IPC分类号： H03H17/06
摘要： 本发明涉及基于可编程逻辑器件的插值CIC滤波器及实现方法。该方法包括：通过一插值模块对输入的数据信号进行插值；将插值后的数据信号输入一滤波器组；所述滤波器组对所述插值后的数据信号进行处理，并输出处理后的数据信号。本发明的基于可编程逻辑器件的插值CIC滤波器及实现方法，与现有技术相比，由于优化了CIC滤波器的设计结构，每阶的输入输出数据位宽保持一致，这样自然级联下来，避免了设计中需要进行位宽扩展的问题，大量节省设计中占用的寄存器资源，同时也使CIC滤波器更容易模块化，只需要简单的重复调用即可完成阶数的扩展。
-
公开(公告)号：CN101222213A
公开(公告)日：2008-07-16
申请号：CN200810004400.4
申请日：2008-01-22
申请人： 中兴通讯股份有限公司
IPC分类号： H03H17/06
摘要： 本发明涉及基于可编程逻辑器件的插值CIC滤波器及实现方法。该方法包括：通过一插值模块对输入的数据信号进行插值；将插值后的数据信号输入一滤波器组；所述滤波器组对所述插值后的数据信号进行处理，并输出处理后的数据信号。本发明的基于可编程逻辑器件的插值CIC滤波器及实现方法，与现有技术相比，由于优化了CIC滤波器的设计结构，每阶的输入输出数据位宽保持一致，这样自然级联下来，避免了设计中需要进行位宽扩展的问题，大量节省设计中占用的寄存器资源，同时也使CIC滤波器更容易模块化，只需要简单的重复调用即可完成阶数的扩展。
-
公开(公告)号：CN101330283A
公开(公告)日：2008-12-24
申请号：CN200810142758.3
申请日：2008-07-29
申请人： 中兴通讯股份有限公司
IPC分类号： H03H17/02
摘要： 本发明涉及一种基于可编程逻辑结构实现数字滤波器的方法和系统其中方法包括利用两个双端口RAM构造RAM对，使二者同步工作，缓存滤波器的输入数据；根据滤波器功能要求，如插值，抽取，滤波，把一个RAM对内的两个RAM输出数据相加后作复用处理，并按照相同的原则复用滤波器有效参数；将复用后的数据和参数相乘，并将结果进行累加，作为滤波器的输出数据；其中系统包括一个基本滤波单元，通过统一寻址缓存单元和复用单元来实现基本滤波功能；数据累加单元，用于将基本滤波单元的结果累加输出。本发明可解决利用可编程逻辑结构实现数字滤波器时逻辑代码的可移植性不够，系统资源浪费的问题。
-
-
-
-
搜索结果
5 条记录 (耗时 0.032 秒)
