公开(公告)号：CN104753931B

公开(公告)日：2018-02-06

申请号：CN201510118353.6

申请日：2015-03-18

申请人： 中国人民解放军信息工程大学

发明人： 董永吉 ,  陈庶樵 ,  李康士 ,  李玉峰 ,  曹建业 ,  袁征 ,  陈博

IPC分类号： H04L29/06 ,  H04L12/26

摘要： 本发明公开了一种基于正则表达式的深度报文检测方法，通过硬件实现高速网络的正则表达式匹配，提高了对报文检测的速度和灵活性，适用于10G以上高速网络的报文检测；包括:协议检测模块、流表项维护模块、格式封装模块、数据发送模块、正则表达式匹配模块、数据接收模块、格式解封装模块、流量整形模块、接口配置模块、结果输出模块、外部存储器模块。本发明提出了在FPGA实现正则表达式匹配的方法，基于可编程门阵列（Field Programmable Gate Array，FPGA）的正则表达式匹配即能够满足高速流量的要求又能够不断的跟新，而且实现的代价也相对较小，采用FPGA实现正则表达式匹配引擎设计，以并行流水线方式检测入侵数据，提高了数据的检测效率，实现了系统的检测性能的整体提升。

公开(公告)号：CN104753931A

公开(公告)日：2015-07-01

申请号：CN201510118353.6

申请日：2015-03-18

申请人： 中国人民解放军信息工程大学

发明人： 董永吉 ,  陈庶樵 ,  李康士 ,  李玉峰 ,  曹建业 ,  袁征 ,  陈博

IPC分类号： H04L29/06 ,  H04L12/26

摘要： 本发明公开了一种基于正则表达式的深度报文检测方法，通过硬件实现高速网络的正则表达式匹配，提高了对报文检测的速度和灵活性，适用于10G以上高速网络的报文检测；包括:协议检测模块、流表项维护模块、格式封装模块、数据发送模块、正则表达式匹配模块、数据接收模块、格式解封装模块、流量整形模块、接口配置模块、结果输出模块、外部存储器模块。本发明提出了在 FPGA 实现正则表达式匹配的方法，基于可编程门阵列（Field Programmable Gate Array，FPGA）的正则表达式匹配即能够满足高速流量的要求又能够不断的跟新，而且实现的代价也相对较小，采用FPGA实现正则表达式匹配引擎设计，以并行流水线方式检测入侵数据，提高了数据的检测效率，实现了系统的检测性能的整体提升。