基于FPGA硬件并行流水线的报文解析方法及其装置

    公开(公告)号:CN106961445A

    公开(公告)日:2017-07-18

    申请号:CN201710297097.0

    申请日:2017-04-28

    摘要: 本发明涉及一种基于FPGA硬件并行流水线的报文解析方法及其装置,该方法包含:测量网络接口下实时数据流的流量参数;并将数据报文分配到并行FIFO队列中等待处理;根据流量参数动态选取解析时钟频率;并提取前端五元组信息;根据选取的解析时钟频率进行多级流水线报文解析,若协议报文解析正常,则通过依次轮询各个流水线进行协议报文输出,否则,将未能识别的协议报文进行异常分析,并调整调度后进行协议报文输出。本发明以高速并行流水线结构为基础,提高报文解析处理的速率,以流量检测来动态改变工作频率,大大降低系统功耗开销,打破传统网络固化封闭的模式,提升链路资源的利用率,降低基础网络建设成本。

    一种基于正则表达式的深度报文检测方法

    公开(公告)号:CN104753931A

    公开(公告)日:2015-07-01

    申请号:CN201510118353.6

    申请日:2015-03-18

    IPC分类号: H04L29/06 H04L12/26

    摘要: 本发明公开了一种基于正则表达式的深度报文检测方法,通过硬件实现高速网络的正则表达式匹配,提高了对报文检测的速度和灵活性,适用于10G以上高速网络的报文检测;包括:协议检测模块、流表项维护模块、格式封装模块、数据发送模块、正则表达式匹配模块、数据接收模块、格式解封装模块、流量整形模块、接口配置模块、结果输出模块、外部存储器模块。本发明提出了在 FPGA 实现正则表达式匹配的方法,基于可编程门阵列(Field Programmable Gate Array,FPGA)的正则表达式匹配即能够满足高速流量的要求又能够不断的跟新,而且实现的代价也相对较小,采用FPGA实现正则表达式匹配引擎设计,以并行流水线方式检测入侵数据,提高了数据的检测效率,实现了系统的检测性能的整体提升。

    基于FPGA硬件并行流水线的报文解析装置

    公开(公告)号:CN106961445B

    公开(公告)日:2019-10-29

    申请号:CN201710297097.0

    申请日:2017-04-28

    摘要: 本发明涉及一种基于FPGA硬件并行流水线的报文解析方法及其装置,该方法包含:测量网络接口下实时数据流的流量参数;并将数据报文分配到并行FIFO队列中等待处理;根据流量参数动态选取解析时钟频率;并提取前端五元组信息;根据选取的解析时钟频率进行多级流水线报文解析,若协议报文解析正常,则通过依次轮询各个流水线进行协议报文输出,否则,将未能识别的协议报文进行异常分析,并调整调度后进行协议报文输出。本发明以高速并行流水线结构为基础,提高报文解析处理的速率,以流量检测来动态改变工作频率,大大降低系统功耗开销,打破传统网络固化封闭的模式,提升链路资源的利用率,降低基础网络建设成本。

    一种基于正则表达式的深度报文检测方法

    公开(公告)号:CN104753931B

    公开(公告)日:2018-02-06

    申请号:CN201510118353.6

    申请日:2015-03-18

    IPC分类号: H04L29/06 H04L12/26

    摘要: 本发明公开了一种基于正则表达式的深度报文检测方法,通过硬件实现高速网络的正则表达式匹配,提高了对报文检测的速度和灵活性,适用于10G以上高速网络的报文检测;包括:协议检测模块、流表项维护模块、格式封装模块、数据发送模块、正则表达式匹配模块、数据接收模块、格式解封装模块、流量整形模块、接口配置模块、结果输出模块、外部存储器模块。本发明提出了在FPGA实现正则表达式匹配的方法,基于可编程门阵列(Field Programmable Gate Array,FPGA)的正则表达式匹配即能够满足高速流量的要求又能够不断的跟新,而且实现的代价也相对较小,采用FPGA实现正则表达式匹配引擎设计,以并行流水线方式检测入侵数据,提高了数据的检测效率,实现了系统的检测性能的整体提升。