-
公开(公告)号：CN110943745B
公开(公告)日：2023-03-14
申请号：CN201911204977.4
申请日：2019-11-29
申请人： 中国电子科技集团公司第三十八研究所 , 安徽芯纪元科技有限公司
IPC分类号： H03M13/09
摘要： 本发明提供一种提前终止迭代输出结果的极化码BP译码方法及系统，包括：S1、筛选信道；S2、构造信息块并进行编码传输：信息块U包含K‑KCRC个信息比特；K为每个极化码编码模块的信息长度，KCRC为添加CRC校验位的个数；在进行编码之前，再将CRC校验位添加到信息位中，那么K‑KCRC个信息位添加上KCRC个CRC校验位就会进入极化码编码器；S3、接收信息块经编码传输的码字信号并进行译码过程：在译码方面，对收到的N个码字进行BP译码；每进行一次BP译码迭代可以得到信息块U的译码估计值对所得的译码估计值进行GN矩阵校验和CRC校验：如果估计的信息比特同时满足GN矩阵校验和CRC校验，则可以停止译码；否则，将继续下一轮的BP迭代，直至同时满足GN矩阵校验和CRC校验或达到设定最大迭代次数。
-
公开(公告)号：CN108845962B
公开(公告)日：2021-04-27
申请号：CN201810502201.X
申请日：2018-05-23
申请人： 中国电子科技集团公司第三十八研究所
IPC分类号： G06F13/28
摘要： 本发明涉及一种基于高速模数转换器接口协议的流式DMA控制器，包括：发送通道，用于解析总线时序，将总线上的数据按照配置的传输模式和同步方式进行数据拼接，转换成对应多通道的数据流，并实时的发送给JESD204B协议控制器；公共模块，用于控制发送通道和接收通道的运行，为发送通道和接收通道产生配置信号、同步信号，维护DMA控制器的内部状态；接收通道，用于接收来自JESD204B协议控制器的数据流，进行数据缓存、拆分，按照配置的传输模式和同步方式产生相应的AXI总线时序，将数据发送。本发明能够连接高速模数转换器接口协议控制器和芯片内部高速总线，以不同的模式完成AD数据流到内部存储网络的传输，以及从内部存储网络到DA数据流生成和传输。
-
公开(公告)号：CN110943745A
公开(公告)日：2020-03-31
申请号：CN201911204977.4
申请日：2019-11-29
申请人： 中国电子科技集团公司第三十八研究所 , 安徽芯纪元科技有限公司
IPC分类号： H03M13/09
摘要： 本发明提供一种提前终止迭代输出结果的极化码BP译码方法及系统，包括：S1、筛选信道；S2、构造信息块并进行编码传输：信息块U包含K-KCRC个信息比特；K为每个极化码编码模块的信息长度，KCRC为添加CRC校验位的个数；在进行编码之前，再将CRC校验位添加到信息位中，那么K-KCRC个信息位添加上KCRC个CRC校验位就会进入极化码编码器；S3、接收信息块经编码传输的码字信号并进行译码过程：在译码方面，对收到的N个码字进行BP译码；每进行一次BP译码迭代可以得到信息块U的译码估计值 对所得的译码估计值进行GN矩阵校验和CRC校验：如果估计的信息比特同时满足GN矩阵校验和CRC校验，则可以停止译码；否则，将继续下一轮的BP迭代，直至同时满足GN矩阵校验和CRC校验或达到设定最大迭代次数。
-
公开(公告)号：CN108845962A
公开(公告)日：2018-11-20
申请号：CN201810502201.X
申请日：2018-05-23
申请人： 中国电子科技集团公司第三十八研究所
IPC分类号： G06F13/28
摘要： 本发明涉及一种基于高速模数转换器接口协议的流式DMA控制器，包括：发送通道，用于解析总线时序，将总线上的数据按照配置的传输模式和同步方式进行数据拼接，转换成对应多通道的数据流，并实时的发送给JESD204B协议控制器；公共模块，用于控制发送通道和接收通道的运行，为发送通道和接收通道产生配置信号、同步信号，维护DMA控制器的内部状态；接收通道，用于接收来自JESD204B协议控制器的数据流，进行数据缓存、拆分，按照配置的传输模式和同步方式产生相应的AXI总线时序，将数据发送。本发明能够连接高速模数转换器接口协议控制器和芯片内部高速总线，以不同的模式完成AD数据流到内部存储网络的传输，以及从内部存储网络到DA数据流生成和传输。
-
公开(公告)号：CN113988001B
公开(公告)日：2022-12-16
申请号：CN202111319309.3
申请日：2021-11-09
申请人： 中国电子科技集团公司第三十八研究所
IPC分类号： G06F30/398 , G06N3/04 , G06N3/063
摘要： 一种深度学习模型中最大池化层运算电路装置，其中输入特征图SRAM阵列用于存放深度学习模型最大池化层的输入特征图；输出特征图SRAM阵列用于存放输出特征图；输入交叉开关把从输入特征图SRAM阵列读取的输入特征图传送给最大池化电路，输出交叉开关把最大池化电路的计算结果传送给输出特征图SRAM阵列；最大池化电路的三组比较器电路分别对输入的每列16、15、16个数据进行两两、3个一组及4个一组的比较，三组比较器电路的输出端通过选择器电路连接输出交叉开关；所有比较器电路和选择器电路接受全局配置寄存器的控制。本发明的优点在于：可以同时快速处理16行或15行特征图，计算其最大池化结果，并将结果存回存放结果特征图的存储器。
-
公开(公告)号：CN113988001A
公开(公告)日：2022-01-28
申请号：CN202111319309.3
申请日：2021-11-09
申请人： 中国电子科技集团公司第三十八研究所
IPC分类号： G06F30/398 , G06N3/04 , G06N3/063
摘要： 一种深度学习模型中最大池化层运算电路装置，其中输入特征图SRAM阵列用于存放深度学习模型最大池化层的输入特征图；输出特征图SRAM阵列用于存放输出特征图；输入交叉开关把从输入特征图SRAM阵列读取的输入特征图传送给最大池化电路，输出交叉开关把最大池化电路的计算结果传送给输出特征图SRAM阵列；最大池化电路的三组比较器电路分别对输入的每列16、15、16个数据进行两两、3个一组及4个一组的比较，三组比较器电路的输出端通过选择器电路连接输出交叉开关；所有比较器电路和选择器电路接受全局配置寄存器的控制。本发明的优点在于：可以同时快速处理16行或15行特征图，计算其最大池化结果，并将结果存回存放结果特征图的存储器。
-
公开(公告)号：CN105549044A
公开(公告)日：2016-05-04
申请号：CN201510962608.7
申请日：2015-12-17
申请人： 中国电子科技集团公司第三十八研究所
CPC分类号： G01S19/33 , G01S19/425
摘要： 本发明提供一种基于数据融合的GNSS系统联合定位装置及联合定位方法，所述联合定位装置，由天线单元、低噪声放大器单元、射频滤波器单元、频综器单元、镜像抑制混频器单元、信号处理单元、CPU和显示单元组成。所述联合定位方法，包括四个步骤。有益的技术效果：本发明能够同时接收GPS、GALILEO、COMPASS和GLONASS导航系统的信号，兼具了常规的单系统导航接收机的性能，本发明通过GNSS多模导航接收机，综合利用多种导航卫星信息进行数据融合，实现联合定位，相对于单系统导航定位接收机，拓展了导航接收机的应用范围，提升其恶劣环境下的适应能力。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.034 秒)