公开(公告)号：CN113762505B

公开(公告)日：2023-12-01

申请号：CN202110931032.3

申请日：2021-08-13

申请人： 中国电子科技集团公司第三十八研究所

发明人： 吴尔杰 ,  林广栋 ,  刘小明 ,  黄光红

IPC分类号： G06N3/082 ,  G06N3/0464 ,  G06F18/214 ,  G06F18/23213

摘要： 本发明公开了一种卷积神经网络的按通道L2范数聚类剪枝方法及系统，属于剪枝技术领域，包括以下步骤：S1：获取预训练模型；S2：通道K‑Means二聚类；S3：通道裁剪；S4：裁剪结束判断。本发明通过评价卷积核中每个通道的重要性，然后去除不重要的通道，随后进行剪枝模型训练，而后对剪枝是否结束进行判断，完成剪枝后对模型微调并保存，简化了神经网络的计算数据，对深层卷积神经网络的权重起到压缩的作用，大大缩减了存储空间及计算量，值得被推广使用。(56)对比文件Akash Sunil Gaikwad等.Pruning theConvolution Neural Network (SqueezeNet)based on L2 Normalization of ActivationMaps.2019 IEEE 9th Annual Computing andCommunication Workshop and Conference(CCWC).2019,0392-0396.Sajid Anwar等.Structured Pruning ofDeep Convolutional Neural Networks.ACMJournal on Emerging Technologies inComputing Systems.2017,第13卷(第3期),1-18.

公开(公告)号：CN104572020B

公开(公告)日：2017-03-15

申请号：CN201410853913.8

申请日：2014-12-31

申请人： 中国电子科技集团公司第三十八研究所

发明人： 孙立宏 ,  付秀兰 ,  宋何娟 ,  周东 ,  马强 ,  黄光红 ,  贾光帅 ,  龚晓华 ,  刘小明 ,  郭二辉

IPC分类号： G06F9/30

摘要： 本发明公开了一种寄存器堆分页式扩展装置及其实现方法。该寄存器堆分页式扩展装置包括分页式机器码识别模块、分页式标志信息分配模块、译码器模块、分页式控制信息集成模块、分页式通用寄存器堆模块。分页式机器码识别模块用于识别处理器在每个时钟周期接收的指令行中的分页式特殊机器码，并输出分页式标志信息交由分页式标志信息分配模块进行指令相匹配，匹配后的分页式信息分配至运算部件及数据传输通道对应的译码器模块。译码器对分页式选择信息译码并输出。分页式控制信息集成模块将译码器模块输出的信息集成至分页式通用寄存器堆模块。本发明还公开寄存器堆分页式扩展的实现方法。

公开(公告)号：CN113762506B

公开(公告)日：2023-11-24

申请号：CN202110931051.6

申请日：2021-08-13

申请人： 中国电子科技集团公司第三十八研究所

发明人： 林广栋 ,  吴尔杰 ,  黄光红 ,  刘小明

IPC分类号： G06N3/088

摘要： 本发明公开了一种计算机视觉深度学习模型剪枝方法及系统，属于计算机视觉技术领域，包括以下步骤：S1：层选择；S2：节点相似度比较；S3：节点合并；S4：相似度遍历判断；S5：剩余层处理。本发明对被合并的节点与前一层相连的权重、与后一层相连的权重均进行处理，最大程度地保持权重信息，可减少剪枝技术对深度学习模型最终输出的影响；并对批量归一化操作的参数进行合并，最大限度地保留节点的信息；还对被剪枝的层之后的最大池化层(maxpool)、平均池化层(avgpool)、随机丢弃层(dropout)进行相应处理，值得被推广使用。

公开(公告)号：CN113988001B

公开(公告)日：2022-12-16

申请号：CN202111319309.3

申请日：2021-11-09

申请人： 中国电子科技集团公司第三十八研究所

发明人： 林广栋 ,  张笑 ,  顾大晔 ,  陆俊峰 ,  黄光红

IPC分类号： G06F30/398 ,  G06N3/04 ,  G06N3/063

摘要： 一种深度学习模型中最大池化层运算电路装置，其中输入特征图SRAM阵列用于存放深度学习模型最大池化层的输入特征图；输出特征图SRAM阵列用于存放输出特征图；输入交叉开关把从输入特征图SRAM阵列读取的输入特征图传送给最大池化电路，输出交叉开关把最大池化电路的计算结果传送给输出特征图SRAM阵列；最大池化电路的三组比较器电路分别对输入的每列16、15、16个数据进行两两、3个一组及4个一组的比较，三组比较器电路的输出端通过选择器电路连接输出交叉开关；所有比较器电路和选择器电路接受全局配置寄存器的控制。本发明的优点在于：可以同时快速处理16行或15行特征图，计算其最大池化结果，并将结果存回存放结果特征图的存储器。

公开(公告)号：CN113988001A

公开(公告)日：2022-01-28

申请号：CN202111319309.3

申请日：2021-11-09

申请人： 中国电子科技集团公司第三十八研究所

发明人： 林广栋 ,  张笑 ,  顾大晔 ,  陆俊峰 ,  黄光红

IPC分类号： G06F30/398 ,  G06N3/04 ,  G06N3/063

摘要： 一种深度学习模型中最大池化层运算电路装置，其中输入特征图SRAM阵列用于存放深度学习模型最大池化层的输入特征图；输出特征图SRAM阵列用于存放输出特征图；输入交叉开关把从输入特征图SRAM阵列读取的输入特征图传送给最大池化电路，输出交叉开关把最大池化电路的计算结果传送给输出特征图SRAM阵列；最大池化电路的三组比较器电路分别对输入的每列16、15、16个数据进行两两、3个一组及4个一组的比较，三组比较器电路的输出端通过选择器电路连接输出交叉开关；所有比较器电路和选择器电路接受全局配置寄存器的控制。本发明的优点在于：可以同时快速处理16行或15行特征图，计算其最大池化结果，并将结果存回存放结果特征图的存储器。

公开(公告)号：CN104461967B

公开(公告)日：2018-03-06

申请号：CN201410826415.4

申请日：2014-12-25

申请人： 中国电子科技集团公司第三十八研究所

发明人： 周友宏 ,  韩琼磊 ,  黄光红 ,  王秋实

IPC分类号： G06F13/16

摘要： 本发明公开了一种支持同步和异步传输模式的并行数据接口，其通过AHB总线和处理器进行通信。并行数据接口包括：传输模块，实现并行数据接口和AHB总线之间的直接通信，对并行数据接口的所有命令及读写数据的传输都通过这个模块完成；参数配置模块，实现并行数据接口的所有参数配置；异步写先进先出模块，缓存所有从AHB总线过来的写命令和写数据；异步读先进先出模块，缓冲从外部存储期间读回来的数据；闪存控制模块，从异步写先进先出模块读取来自AHB总线的命令，实现AHB总线命令到处理器的闪存端口信号的转换；异步内存控制模块从异步写先进先出模块读取来自AHB总线命令，实现AHB总线命令到处理器的内存端口信号的转换。

公开(公告)号：CN105512088A

公开(公告)日：2016-04-20

申请号：CN201510868187.1

申请日：2015-11-27

申请人： 中国电子科技集团公司第三十八研究所

发明人： 刘小明 ,  洪一 ,  马强 ,  黄光红 ,  王媛 ,  刘谷 ,  李岩 ,  万晓佳

IPC分类号： G06F15/78

CPC分类号： G06F15/7878

摘要： 一种可重构的处理器架构，其内部包含4个指令缓存、16个运算宏、共享数据存储器、共享程序存储器及外设，所述16个运算宏通过4条指令总线连接到指令缓存，指令缓存连接到交叉开关，各外设也与交叉开关连接，运算宏、交叉开关连接到共享数据存储器，指令缓存连接到共享程序存储器，指令总线采用流水的方式；该可重构的处理器包含两种工作模式：离散和重组模式；重组模式将运算宏及指令流水进行重组，构建不同规模的逻辑核。本发明还提供了一种重构方法。本发明的优点在于：针对不同应用需求，进行处理器结构重组，实现不同应用特征下的计算平台通用化，统一处理器架构，方便用户学习。

公开(公告)号：CN104572020A

公开(公告)日：2015-04-29

申请号：CN201410853913.8

申请日：2014-12-31

申请人： 中国电子科技集团公司第三十八研究所

发明人： 孙立宏 ,  付秀兰 ,  宋何娟 ,  周东 ,  马强 ,  黄光红 ,  贾光帅 ,  龚晓华 ,  刘小明 ,  郭二辉

IPC分类号： G06F9/30

摘要： 本发明公开了一种寄存器堆分页式扩展装置及其实现方法。该寄存器堆分页式扩展装置包括分页式机器码识别模块、分页式标志信息分配模块、译码器模块、分页式控制信息集成模块、分页式通用寄存器堆模块。分页式机器码识别模块用于识别处理器在每个时钟周期接收的指令行中的分页式特殊机器码，并输出分页式标志信息交由分页式标志信息分配模块进行指令相匹配，匹配后的分页式信息分配至运算部件及数据传输通道对应的译码器模块。译码器对分页式选择信息译码并输出。分页式控制信息集成模块将译码器模块输出的信息集成至分页式通用寄存器堆。本发明还公开寄存器堆分页式扩展的实现方法。

公开(公告)号：CN102681924A

公开(公告)日：2012-09-19

申请号：CN201210119166.6

申请日：2012-04-21

申请人： 中国电子科技集团公司第三十八研究所

发明人： 李岩 ,  陆俊峰 ,  黄光红 ,  周乐 ,  郭二辉 ,  洪一

IPC分类号： G06F11/26

摘要： 本发明公开了一种软硬件协同验证平台，其包括上位机、虚拟在线仿真器ICE和被测设计DUV及通信部分，虚拟在线仿真器ICE与上位机之间的通信通过服务器之间的串口，虚拟在线仿真器ICE与被测设计DUV之间由编程语言接口PLI相连，其中上位机在一台安装Linux操作系统的服务器上实现，而虚拟ICE、PLI、及DUV在另外一台安装Linux操作系统的服务器上实现。本验证平台的验证环境只需要较大存储空间的服务器即可实现，解决了软硬件协同产品容量有限的问题，可以实现芯片在设计前端的系统级验证，且服务器的价格较低，降低了集成产品开发的成本，另外由于本发明完全由软件实现，避免了硬件调试的冗长周期，加速了产品的开发进程，为产品的尽早上市争取了宝贵的时间。

公开(公告)号：CN105512088B

公开(公告)日：2018-08-10

申请号：CN201510868187.1

申请日：2015-11-27

申请人： 中国电子科技集团公司第三十八研究所

发明人： 刘小明 ,  洪一 ,  马强 ,  黄光红 ,  王媛 ,  刘谷 ,  李岩 ,  万晓佳

IPC分类号： G06F15/78

摘要： 一种可重构的处理器架构，其内部包含4个指令缓存、16个运算宏、共享数据存储器、共享程序存储器及外设，所述16个运算宏通过4条指令总线连接到指令缓存，指令缓存连接到交叉开关，各外设也与交叉开关连接，运算宏、交叉开关连接到共享数据存储器，指令缓存连接到共享程序存储器，指令总线采用流水的方式；该可重构的处理器包含两种工作模式：离散和重组模式；重组模式将运算宏及指令流水进行重组，构建不同规模的逻辑核。本发明还提供了一种重构方法。本发明的优点在于：针对不同应用需求，进行处理器结构重组，实现不同应用特征下的计算平台通用化，统一处理器架构，方便用户学习。