-
公开(公告)号：CN111090595B
公开(公告)日：2022-12-20
申请号：CN201911134392.X
申请日：2019-11-19
IPC分类号： G06F12/02
摘要： 本发明提出一种NAND FLASH垃圾回收均衡优化方法，综合考虑回收块有效数据量、写入频度、磨损度等垃圾回收相关因素，并分别按照这些因素对NAND FLASH物理块进行聚类，在聚类结果中选取低编程次数类集合、高写入频度类集合、低磨损度类集合作为初始筛选集，求这三个初始筛选集的交集，得到最优回收块集合。兼顾回收效率和磨损均衡，均衡考虑垃圾回收过程相关因素，采用集合求交思想逐步缩小可选回收块范围，节省系统空间开销。
-
公开(公告)号：CN112332844B
公开(公告)日：2022-11-22
申请号：CN202011211409.X
申请日：2020-11-03
摘要： 本申请提供一种传感器数据处理系统，所述传感器数据处理系统包括传感器数据处理机、俯仰舵机传感器、倾斜舵机传感器、航向舵机传感器、高度舵机传感器、俯仰角位移传感器、倾斜角位移传感器、航向角位移传感器、总距角位移传感器，其中，传感器数据处理机包括A/D转换1、A/D转换2、A/D转换3、A/D转换4、A/D转换5、A/D转换6、内部电源和处理器电路，其中：输入电源的一路与传感器数据处理机的内部电源连接，输入电源的另一路与传感器激磁基准源1、传感器激磁基准源2、传感器激磁基准源3连接。
-
公开(公告)号：CN112644690A
公开(公告)日：2021-04-13
申请号：CN202011223795.4
申请日：2020-11-05
摘要： 本发明基于飞控系统中作动器控制计算机的容错特点，提出一种作动器控制计算机的数据交叉传输系统，数据交叉传输系统包括两个通道，每个通道包括至少两块伺服控制单元，其中：N个主控计算机分别与对应的每个通道的每个伺服控制单元连接；N个主控计算机分别与对应的N个系统总线连接；N个系统总线分别与对应的伺服控制单元连接；通道内的每个伺服控制单元分别与不同的控制对象连接；通道内的每个伺服控制单元通过通道间数据交叉传输CCDL连接，用于交叉传输数据；所有的伺服控制单元通过CDL互联。
-
公开(公告)号：CN111679927A
公开(公告)日：2020-09-18
申请号：CN202010475060.4
申请日：2020-05-29
摘要： 本发明提供了一种余度重构的容错计算机，背板总线为ARINC659,通过改变总线的命令表来实现容错计算机余度架构的静态重构。每个通道的硬件节点分为处理模块和接口模块，处理模块完成系统任务调度、控制计算和执行余度管理等功能。接口模块完成外部交联信号采集并传输给处理模块，接收处理模块经过计算后的输出；同时提供通道间数据交叉传输(CCDL)及通道故障逻辑等余度相关的功能。余度重构容错计算机每个通道的硬件组成通过总线命令表灵活配置，命令表通道相关的窗口定义通道内的硬件节点及节点间的数据流；命令表窗口周期环中通道间节点数据流的隔离，构成容错计算机通道间的隔离。
-
公开(公告)号：CN111090595A
公开(公告)日：2020-05-01
申请号：CN201911134392.X
申请日：2019-11-19
IPC分类号： G06F12/02
摘要： 本发明提出一种NAND FLASH垃圾回收均衡优化方法，综合考虑回收块有效数据量、写入频度、磨损度等垃圾回收相关因素，并分别按照这些因素对NAND FLASH物理块进行聚类，在聚类结果中选取低编程次数类集合、高写入频度类集合、低磨损度类集合作为初始筛选集，求这三个初始筛选集的交集，得到最优回收块集合。兼顾回收效率和磨损均衡，均衡考虑垃圾回收过程相关因素，采用集合求交思想逐步缩小可选回收块范围，节省系统空间开销。
-
公开(公告)号：CN109583098A
公开(公告)日：2019-04-05
申请号：CN201811471417.0
申请日：2018-12-04
IPC分类号： G06F17/50
CPC分类号： G06F17/5045
摘要： 本发明属于电子设备电源设计领域，设计了一种电源直流设计自动分析方法。通过建立器件库，预置芯片的固有信息，实现半自动建立电源树:a)在输入信息之后填写输入电源网络名；b)在网络名之后选择下一结点的类型：电源芯片\无源器件\负载芯片；c)根据选择的类型找到对应的器件信息库；d)如果是电源芯片\无源器件，输入器件型号，自动调用相应的信息模板；如果是负载芯片，输入器件型号以及电源电压，自动调用相应的信息模板；其中已录入信息无法修改，仅可修改待输入信息；e)补充待输入信息，其中位号选填。最后通过电源自动分析方法，快速准确地分析整个电源设计的正确性，直接定位设计错误。
-
公开(公告)号：CN109325319A
公开(公告)日：2019-02-12
申请号：CN201811472053.8
申请日：2018-12-04
CPC分类号： G06F17/5036 , G06F13/4282
摘要： 本发明属于高速设计领域，公开了一种高速串行总线无源链路自动优化方法，通过将高速串行链路分割为数个模块，针对单个模块进行建模，通过标准化的高速总线拓扑模板，优化出最佳的链路方案，具体实现包括：建立无源链路结构库，建立高速总线拓扑模板，实现物理结构自动优化，使得全链路的无源特性满足总线协议要求，指导布局布线设计。
-
公开(公告)号：CN113867509B
公开(公告)日：2024-03-19
申请号：CN202111050734.7
申请日：2021-09-08
IPC分类号： G06F1/24
摘要： 本发明提供了一种处理器复位自主识别方法，所述方法包括大规模编程逻辑电路、I/O处理器、用于判断所述I/O处理器和大规模编程逻辑电路是否复位的应用层主处理器、以及设置在大规模编程逻辑电路内的心跳寄存器、用于应用层主处理器获取I/O处理器心跳变量的数据交互接口，所述大规模编程逻辑电路、所述I/O处理器和所述应用层主处理器同时运行。本发明所提供的处理器复位自主识别方法，支持在应用层主处理器内所运行的应用软件对计算机处理器的复位进行自主识别，以识别复位类型，用于对应用层软件中针对不同复位所诱发的程序重启执行不同的数据处理序列、不同的控制运算以及输出指令。
-
公开(公告)号：CN115757237A
公开(公告)日：2023-03-07
申请号：CN202211319846.2
申请日：2022-10-26
IPC分类号： G06F13/40 , H02M1/092 , H03K17/785
摘要： 本发明属于嵌入式计算机系统技术领域，具体涉及一种双控源互斥访问USB存储介质的电路，用于实现嵌入式计算机内处理器单元和外部设备对同一USB存储介质的互斥性访问，包括继电器电路、两个延时控制电路、光MOS型双向电子继电器以及两个USB信号电子开关；本发明不用对USB存储介质进行拆装，适于在具有结构强加固要求的环境中采用，解决了双控源互斥访问的问题，可以针对嵌入式计算机系统内部的结构加固型USB存储介质，实现内外部双控源互斥访问。
-
公开(公告)号：CN113885306B
公开(公告)日：2024-06-04
申请号：CN202111052066.1
申请日：2021-09-08
IPC分类号： G05B9/02
摘要： 本发明提供了一种安全架构下支持互换性的信号输出电路，所述输出电路包括控制通道A、控制通道B以及与控制通道B连接的信号源子电路，其中所述控制通道B的信号输出端与控制通道A的信号输出子电路的输入端连接。本发明所提供的安全架构下支持互换性的信号输出电路减少了信号源数量，使用了双控制功能通道对等化的设计，输出信号在开关端串行连接；输出信号回绕直接硬参与联锁控制，确保了控制的安全性。
-
-
-
-
-
-
-
-
-
搜索结果
24 条记录 (耗时 0.055 秒)
