-
公开(公告)号：CN110174834B
公开(公告)日：2020-12-25
申请号：CN201910467046.7
申请日：2019-05-31
Applicant: 复旦大学
IPC: G04F10/00
Abstract: 本发明涉及一种低功耗时间数字转换器，包含预放大器、逐次逼近寄存器型的模拟数字转换器，输入伪差分形式的信号至预放大器；通过预放大器的相位频率侦测器、反相器、N型MOS电容组成的被动放大器以及源极跟随器，将输入的时域信号分别转成电压信号并放大，最后一起输入至逐次逼近寄存器型的模拟数字转换器转换成数字信号。本发明使用N型MOS电容组成的被动放大器，可提升时间数字转换器精度。反相器在输入信号采样结束后关闭，以及源极跟随器在还原状态时关闭，两种机制皆可以为低功耗时间数字转换器避免不必要的功率消耗，以达到低功耗的目的。
-
公开(公告)号：CN110166045A
公开(公告)日：2019-08-23
申请号：CN201910339120.7
申请日：2019-04-25
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种提取信号变化沿的快照电路。本发明包括：使能与时钟控制电路和快照输出电路；使能与时钟控制电路用于产生控制快照输出电路工作的信号，包括使能、复位与时钟信号；快照输出电路用于在使能与时钟控制电路控制下，在使能窗口信号有效区间内，被提取时钟变化沿到来后，产生一个变化沿信号；之后被适当复位，准备输出下一个变化沿信号，其输出为快照信号变化沿，反映被提取信号的相位信息。本发明处理高频率的被提取信号，输出信号频率接近参考时钟信号，从而降低相位信息处理电路工作频率，减少相位信息处理电路的功耗与设计难度。
-
公开(公告)号：CN110719100B
公开(公告)日：2021-04-23
申请号：CN201911135859.2
申请日：2019-11-19
Applicant: 复旦大学
Abstract: 本发明提供一种分数频全数字锁相环和一种分数频全数字锁相环的控制方法。所述方法包含：S1、分数频控制器根据外部分数频控制字生成延时控制字、分频比控制字、整数频率控制字和分数频率控制字；S2、时钟产生与控制电路根据参考时钟、频率控制字产生时钟信号ckr；S3、数字时间转换器根据ckr、延时控制字生成低频时钟信号；S4、反馈信号产生电路根据分频比控制字和数控振荡器生成的高频时钟信号ckv输出反馈信号fb；S5、鉴相器生成ckr和fb的相位误差数字信号phe；S6、辅助频率锁定环路根据整数频控制字、分数频控制字、低频时钟信号输出控制信号ftl，数控振荡器根据ftl与phe的加和更新ckv。
-
公开(公告)号：CN111025884A
公开(公告)日：2020-04-17
申请号：CN201911246233.9
申请日：2019-12-08
Applicant: 复旦大学
IPC: G04F10/00
Abstract: 本发明属于集成电路技术领域，具体为两步式高速动态时间数字转换器。本发明时间数字转换器由粗调时间数字转换器、动态时间放大器、细调时间数字转换器以及解码器组成；动态时间放大器由时间电压转换器和电压时间转换器组成；用以实现时间-电压-时间转换的过程，由粗调时间数字转换器产生的余量误差经过时间电压转换器后产生电压信号，再将电压信号输入至电压时间转换器，产生放大的输出时间信号；动态时间放大器具有稳定增益特性，可以达到高线性度；本发明的时间数字转换器可以实现一种流水线架构，并节省静态电流的产生，达到更快的转换速度和低电路消耗功率；校正电路只需要针对时间放大器增益进行一次校正，简化了电路的复杂度。
-
公开(公告)号：CN110908270A
公开(公告)日：2020-03-24
申请号：CN201911135887.4
申请日：2019-11-19
Applicant: 复旦大学
IPC: G04F10/00
Abstract: 本发明公开了一种恒定斜率数字时间转换器及其控制方法，该恒定斜率数字时间转换器包括：放电负载电容，用于存储电荷以放电产生一个电压下降沿；放电电流源，用于通过放电负载电容放电电流大小决定输出电压下降沿的斜率；开关电容数模转换器，用于设置放电负载电容的放电起始电压；缓冲器，用于将放电负载电容放电的电压下降沿转换为上升沿，并且提供稳定的输出上升沿转换速率；时钟和控制信号产生电路，用于接收输入延时控制字dcw和输入时钟in，并输出实际延时控制字dcw_act及多个不同的时钟相位。本发明实现了在更大的延时时间范围内的高线性度，具有低噪声和低功耗的特点，同时具有高线性度，非常适合应用于分数频的锁相环。
-
Patent Agency Ranking
-
公开(公告)号：CN110908270B
公开(公告)日：2024-04-02
申请号：CN201911135887.4
申请日：2019-11-19
Applicant: 复旦大学
IPC: G04F10/00
Abstract: 本发明公开了一种恒定斜率数字时间转换器及其控制方法，该恒定斜率数字时间转换器包括：放电负载电容，用于存储电荷以放电产生一个电压下降沿；放电电流源，用于通过放电负载电容放电电流大小决定输出电压下降沿的斜率；开关电容数模转换器，用于设置放电负载电容的放电起始电压；缓冲器，用于将放电负载电容放电的电压下降沿转换为上升沿，并且提供稳定的输出上升沿转换速率；时钟和控制信号产生电路，用于接收输入延时控制字dcw和输入时钟in，并输出实际延时控制字dcw_act及多个不同的时钟相位。本发明实现了在更大的延时时间范围内的高线性度，具有低噪声和低功耗的特点，同时具有高线性度，非常适合应用于分数频的锁相环。
-
公开(公告)号：CN110708061B
公开(公告)日：2022-02-15
申请号：CN201911121535.3
申请日：2019-11-15
Applicant: 复旦大学
Abstract: 本发明公开了一种全数字亚采样锁相环及其频率范围锁定方法，包括：时钟产生与控制电路；亚采样鉴相器，第一输入端与时钟产生与控制电路的第一输出端连接；数字环路滤波器，输入端与亚采样鉴相器的输出端连接；数控振荡器，第一输入端与数字环路滤波器的输出端连接，第一输出端与亚采样鉴相器的第二输入端连接；辅助频率锁定电路，第一输入端与时钟产生与控制电路的第二输出端连接，第二输入端与数控振荡器的第二输出端连接，输出端与数控振荡器的第二输入端连接。此发明解决了传统亚采样锁相环频率锁定范围小，频率锁定辅助电路功耗大的问题，通过全数字模式切换器判定切换亚采样鉴相器的输出模式，扩展了频率锁定的范围。
-
公开(公告)号：CN111025884B
公开(公告)日：2021-10-26
申请号：CN201911246233.9
申请日：2019-12-08
Applicant: 复旦大学
IPC: G04F10/00
Abstract: 本发明属于集成电路技术领域，具体为两步式高速动态时间数字转换器。本发明时间数字转换器由粗调时间数字转换器、动态时间放大器、细调时间数字转换器以及解码器组成；动态时间放大器由时间电压转换器和电压时间转换器组成；用以实现时间‑电压‑时间转换的过程，由粗调时间数字转换器产生的余量误差经过时间电压转换器后产生电压信号，再将电压信号输入至电压时间转换器，产生放大的输出时间信号；动态时间放大器具有稳定增益特性，可以达到高线性度；本发明的时间数字转换器可以实现一种流水线架构，并节省静态电流的产生，达到更快的转换速度和低电路消耗功率；校正电路只需要针对时间放大器增益进行一次校正，简化了电路的复杂度。
-
公开(公告)号：CN110719100A
公开(公告)日：2020-01-21
申请号：CN201911135859.2
申请日：2019-11-19
Applicant: 复旦大学
Abstract: 本发明提供一种分数频全数字锁相环和一种分数频全数字锁相环的控制方法。所述方法包含：S1、分数频控制器根据外部分数频控制字生成延时控制字、分频比控制字、整数频率控制字和分数频率控制字；S2、时钟产生与控制电路根据参考时钟、频率控制字产生时钟信号ckr；S3、数字时间转换器根据ckr、延时控制字生成低频时钟信号；S4、反馈信号产生电路根据分频比控制字和数控振荡器生成的高频时钟信号ckv输出反馈信号fb；S5、鉴相器生成ckr和fb的相位误差数字信号phe；S6、辅助频率锁定环路根据整数频控制字、分数频控制字、低频时钟信号输出控制信号ftl，数控振荡器根据ftl与phe的加和更新ckv。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.016 seconds)
