-
公开(公告)号：CN112636752B
公开(公告)日：2024-08-20
申请号：CN202011594284.3
申请日：2020-12-29
申请人： 北京奕斯伟计算技术股份有限公司
IPC分类号： H03L7/197
摘要： 本发明提供一种振荡器装置及振荡器频率校准方法。所述振荡器装置包括：参考振荡器，用于输出参考振荡器信号；目标振荡器，用于输出目标振荡器信号；计数模块，用于在对参考振荡器信号的周期计数至预设计数值的时长内，对目标振荡器信号的周期进行计数，得到第一计数值；比较模块，用于将第一计数值与目标计数值进行比较，得到比较结果；修正模块，用于根据比较结果，修正目标振荡器输出的目标振荡器信号的频率；其中，参考振荡器信号的频率低于目标振荡器信号的频率。根据本发明实施例的振荡器装置，通过使目标振荡器信号跟踪参考振荡器信号，可以降低目标振荡器信号的频率波动，并且目标振荡器不需要使用接口时钟，因此负载较低、功耗也较小。
-
公开(公告)号：CN112204886B
公开(公告)日：2024-08-06
申请号：CN201980036599.5
申请日：2019-05-24
申请人： 赛灵思公司
发明人： K·M·梅加威尔 , P·乌帕德亚雅 , D·Z·图尔克·梅莱克 , Z·D·吴
摘要： 一种示例性∑‑Δ调制器(SDM)电路包括向下取整电路(306)、具有被耦接到向下取整电路的输入的第一输入和被耦接到向下取整电路的输出的第二输入的减法器(308)、以及具有可编程次序的多级噪声整形(MASH)转换器(302)。MASH转换器包括被耦接到减法器的输出的输入。SDM还包括：具有被耦接到向下取整电路的输出的输入的可编程延迟电路(304)；以及具有被耦接到MASH转换器的输出的第一输入和被耦接到可编程延迟电路的输出的第二输入的加法器(310)。
-
公开(公告)号：CN118318395A
公开(公告)日：2024-07-09
申请号：CN202280078777.2
申请日：2022-12-02
申请人： 德克萨斯仪器股份有限公司
摘要： 一种系统(100)包括第一数字‑时间转换器(DTC)(140)，其适于接收第一DTC代码和第一时钟信号。第一DTC(140)提供输出时钟信号。系统(100)包括校准DTC(150)，其适于接收校准DTC代码和第二时钟信号。校准DTC(150)提供校准输出信号。系统(100)包括锁存比较器(188)，其提供指示输出时钟信号和校准输出信号中的哪个被首先接收的输出。系统(100)包括平均计算模块(196)，其提供锁存比较器的输出的平均值。系统(100)包括适于接收平均值的数字控制器(120)。数字控制器(120)提供DTC代码和校准DTC代码。
-
公开(公告)号：CN118285060A
公开(公告)日：2024-07-02
申请号：CN202280076645.6
申请日：2022-11-08
申请人： 高通股份有限公司
摘要： 一种锁相环路(PLL)方法包括：基于参考时钟或信号的相位与反馈时钟的相位的比较来生成第一信号；基于该第一信号生成输出时钟；生成中间反馈时钟，包括对该输出时钟进行分频；基于数字控制信号对该中间反馈时钟进行小数分频以生成该反馈时钟；以及基于具有比该反馈时钟的频率高的频率的采样时钟来生成该数字控制信号。在一个具体实施中，PLL包括倍频器以基于该反馈时钟生成该采样时钟。在另一具体实施中，PLL使用该中间反馈时钟作为该采样时钟。
-
公开(公告)号：CN117837086A
公开(公告)日：2024-04-05
申请号：CN202280057163.6
申请日：2022-08-11
申请人： 高通股份有限公司
摘要： 根据某些方面，提供了一种在锁相环路(PLL)中进行量化噪声消除的方法。该PLL包括相位检测器，该相位检测器具有被配置为接收参考信号的第一输入端和被配置为接收反馈信号的第二输入端。该方法包括：将该参考信号延迟第一时间延迟，将该反馈信号延迟第二时间延迟，接收Δ‑∑调制器(DSM)误差信号，以及基于该DSM误差信号在相反方向上调整该第一时间延迟和该第二时间延迟。
-
公开(公告)号：CN117321921A
公开(公告)日：2023-12-29
申请号：CN202280035868.8
申请日：2022-05-17
申请人： 高通股份有限公司
IPC分类号： H03L7/197
摘要： 一个方面涉及一种装置，该装置包括：输入缓冲器，该输入缓冲器包括被配置为接收输入电压的输入；斜坡电压发生器，该斜坡电压发生器包括耦合到该输入缓冲器的输出的输入；评估电路，该评估电路包括耦合到该斜坡电压发生器的输出的输入，其中该评估电路包括在第一电压轨与第二电压轨之间与第一场效应晶体管(FET)串联耦合的第一电阻器；和输出缓冲器，该输出缓冲器包括耦合到该第一FET的漏极的输入和被配置为生成输出电压的输出。
-
-
公开(公告)号：CN112803945B
公开(公告)日：2023-06-30
申请号：CN202110015743.6
申请日：2021-01-06
申请人： 昆腾微电子股份有限公司
发明人： 陈世柱
IPC分类号： H03L7/197
摘要： 本申请实施例提供一种小数分频时钟信号的获取方法及装置，涉及信号处理领域，该小数分频时钟信号的获取方法包括：获取随机数、频率控制字包括的整数控制字和频率控制字包括的小数控制字；根据随机数和小数控制字，生成增减脉冲样式；根据整数控制字、增减脉冲样式以及输入的时钟信号进行分频处理，得到随机化的小数分频时钟信号。可见，实施这种实施方式，能够通过随机化的小数分频时钟信号将数字电路功率谱离散化，使得功耗尖峰不会形成，从而降低对ADC芯片、DAC芯片或其他安全类芯片(如解密芯片)的干扰，进而提高芯片的安全特性，提高旁路攻击的难度。
-
公开(公告)号：CN110061738B
公开(公告)日：2023-05-23
申请号：CN201910345593.8
申请日：2019-04-26
申请人： 海光信息技术股份有限公司
发明人： 高玲
摘要： 本发明实施例公开了一种全数字锁相环电路，所述全数字锁相环电路包括：数字控制振荡电路，以及与所述数字控制振荡电路耦接的锁定电路；所述数字控制振荡电路适于生成振荡信号；所述锁定电路适于基于所述振荡信号的生成频率确定所述数字控制振荡电路的频率锁定完成后，响应于参考信号的边沿的到来，输出锁定反馈信号。本发明实施例中的技术方案可以减少全数字锁相环电路的相位锁定时间。
-
公开(公告)号：CN110061737B
公开(公告)日：2023-05-16
申请号：CN201910345558.6
申请日：2019-04-26
申请人： 海光信息技术股份有限公司
发明人： 高玲
摘要： 本发明实施例公开了一种相位锁定检测输出电路及全数字锁相环系统，所述相位锁定检测输出电路包括：相位比较输出电路，所述相位比较输出电路适于对锁相环电路的参考信号以及反馈信号的相位进行比较，并输出所述反馈信号以及参考信号的相位差；以及相位锁定输出电路，所述相位锁定输出电路与所述相位比较输出电路耦接，所述相位锁定输出电路适于根据所述相位差是否位于预设的第一相位区间，输出用于指示全数字锁相环相位锁定的相位锁定输出信号。本发明实施例提供的所述相位锁定检测输出电路可以更准确的确定相位锁定完成的时间。
-
-
-
-
-
-
-
-
-
搜索结果
342 条记录 (耗时 0.027 秒)
