-
公开(公告)号:CN101478392A
公开(公告)日:2009-07-08
申请号:CN200910013660.2
申请日:2009-01-19
申请人: 山东大学
摘要: 利用VLSI实现128位密钥长度AES算法的装置,属信息加密技术领域。包括微处理器接口模块、密钥扩展模块、加密运算模块、解密运算模块、密钥轮数选择器、数据输出选择器和状态输出选择器,微处理器接口模块和微处理器相连接,接收来自微处理器的命令和数据;微处理器接口模块分别和密钥扩展模块、加密运算模块、解密运算模块、密钥轮数选择器、数据输出选择器和状态输出选择器相连接,以控制密钥扩展模块、加密运算模块和解密运算模块的运行,并负责控制密钥轮数选择器、状态输出选择器、数据输出选择器,将运算结果对外部微处理器输出。本发明装置降低了功耗,提高了运算效率,具有高度的灵活性和可移植性。
-
公开(公告)号:CN101478392B
公开(公告)日:2010-12-08
申请号:CN200910013660.2
申请日:2009-01-19
申请人: 山东大学
摘要: 利用VLSI实现128位密钥长度AES算法的装置,属信息加密技术领域。包括微处理器接口模块、密钥扩展模块、加密运算模块、解密运算模块、密钥轮数选择器、数据输出选择器和状态输出选择器,微处理器接口模块和微处理器相连接,接收来自微处理器的命令和数据;微处理器接口模块分别和密钥扩展模块、加密运算模块、解密运算模块、密钥轮数选择器、数据输出选择器和状态输出选择器相连接,以控制密钥扩展模块、加密运算模块和解密运算模块的运行,并负责控制密钥轮数选择器、状态输出选择器、数据输出选择器,将运算结果对外部微处理器输出。本发明装置降低了功耗,提高了运算效率,具有高度的灵活性和可移植性。
-