一种天线收发电路
    1.
    发明授权

    公开(公告)号:CN114039615B

    公开(公告)日:2023-05-05

    申请号:CN202111548290.X

    申请日:2021-12-17

    Abstract: 本发明公开了一种天线收发电路,包括接收机、第一滤波器、功分合路器、第一滤波合路器、第二滤波合路器和天线接口单元;接收机的发射端经第一滤波器与功分合路器的第一分路端连接,接收机的接收端与所述第二滤波合路器的合路端连接,第二滤波合路器的第一分路端与第一滤波合路器的第二分路端连接,第二滤波合路器的第二分路端与功分合路器的第二分路端连接,功分合路器的合路端与第一滤波合路器的第一分路端连接,第一滤波合路器的合路端与天线接口单元连接。本发明通过第一滤波合路器、第二滤波合路器、第一滤波器以及功分合路器的组合使用,实现了接收机同时发送和接收数据。

    一种实现多通道频率参考信号相位一致性的方法及电路

    公开(公告)号:CN115865029A

    公开(公告)日:2023-03-28

    申请号:CN202211650172.4

    申请日:2022-12-21

    Abstract: 本发明公开了一种实现多通道频率参考信号相位一致性的方法及电路,属于时间统一技术领域。所述方法包括:设置初始电路;将所述π型衰减器的输出端与最短的走线连接;测试所有输出电路的输出信号的相位;选择输出信号的相位最滞后的输出电路作为基准电路;分别计算其余每个输出电路的输出信号与基准电路的输出信号的相位差:当相位差小于等于第一阈值时,设置微调电容,微调电容的第一端经走线与π型衰减器的输出端连接,微调电容的第二端接地;当相位差大于第一阈值时,更换输出电路中的走线,并设置微调电容,微调电容的第一端经走线与π型衰减器的输出端连接,微调电容的第二端接地。本发明中相位调整全部选用无源器件完成,可靠性高。

    一种高精度时延调整的秒脉冲输出装置

    公开(公告)号:CN115220334B

    公开(公告)日:2022-12-27

    申请号:CN202211140118.5

    申请日:2022-09-20

    Abstract: 本发明公开了一种高精度时延调整的秒脉冲输出装置,包括MCU主控模块、晶振模块、DPLL模块和多个时延模块,各个时延模块用于与外部的各个用户设备一一对应连接,MCU主控模块预置有多个时延调整值,时延调整值为秒脉冲的周期与时延值之间的差值,时延值为时延模块和与该时延模块连接的用户设备之间的信号传输路径时延。通过增加时延调整值的预设、增加DPLL模块和与各个时延调整值一一对应的时延模块,对秒脉冲输出装置的输出秒脉冲进行提前时延补偿,该时延补偿是对秒脉冲输出装置输出的秒脉冲至用户设备之间传输路径时延的补偿,实现了秒脉冲输出装置满足高精度授时的同时,也保证了输出的各个秒脉冲到达各个用户设备的时刻一致性。

    一种时统报文数据包分发方法
    4.
    发明公开

    公开(公告)号:CN115037798A

    公开(公告)日:2022-09-09

    申请号:CN202210958004.5

    申请日:2022-08-11

    Abstract: 本发明公开了一种时统报文数据包分发方法,应用于数据包分发装置,所述数据包分发装置包括处理器和串行字符设备,所述串行字符设备的输出端与处理器连接。所述时统报文数据包分发方法包括:根据待接收语句的类型和长度设置多个临时缓冲区;将串行字符设备的数据接收模式设置为中断模式;处理器在串行字符设备接收到串行数据后,将该串行数据存储在缓存寄存器中;处理器在检测到中断信号后读取所述缓存寄存器中的串行数据;处理器根据所述串行数据的内容确定该串行数据对应的临时缓冲区;处理器将所述串行数据存储至其对应的临时缓冲区。本发明的方法节约了系统的内存资源。

    一种基于CAN2.0B协议的应用层协议设计方法

    公开(公告)号:CN117914977A

    公开(公告)日:2024-04-19

    申请号:CN202311782169.2

    申请日:2023-12-22

    Abstract: 本发明公开了一种基于CAN2.0B协议的应用层协议设计方法,涉及嵌入式时频领域。步骤为:S1:以CAN2.0B协议为基础,使用标准数据帧作为数据传输单元基本格式,数据传输单元长度上限为8字节;S2:基于CAN2.0B扩展帧格式,对29位扩展帧ID标识符进行重新的分类和定义;S3:对消息规划类型设计为长数据报和短数据报两大类,对不超过8字节的状态类、参数类和应答类报文采用短数据报形式传输,对超过8字节的会话类报文采用长数据报形式传输;本发明为嵌入式时频设备提供了一种简单、低资源消耗且实用的应用层协议。

    一种降低高频开关噪声的DCDC降压型开关电源及装置

    公开(公告)号:CN117895789A

    公开(公告)日:2024-04-16

    申请号:CN202311850389.4

    申请日:2023-12-29

    Abstract: 本发明公开了一种降低高频开关噪声的DCDC降压型开关电源及装置,属于PCB设计技术领域。包括依次序层叠的顶层、第二层、第三层和第四层,主要通过改进在多层PCB板设计中隔离开关电源的高频开关噪声地和模拟信号地来防止高频开关噪声通过接地过孔传播到其它层,从而减少对其它层信号的干扰。模拟信号地在顶层和第二层与电源地隔离,只在第三层和第四层通过过孔与输出滤波电容的地相连,电源输入、续流二极管的高频开关噪声地在第三层和第四层也必须与模拟信号地隔离。这样就实现了开关电源的模拟信号地与高频开关噪声地在多层PCB板中的隔离。

    一种基于FPGA的高精度时间报文编解码方法及系统

    公开(公告)号:CN117439707A

    公开(公告)日:2024-01-23

    申请号:CN202311557102.9

    申请日:2023-11-21

    Abstract: 本发明公开了一种基于FPGA的高精度时间报文编解码方法及系统,属于卫星通信技术领域。所述方法包括以下步骤:S1:初始化阶段;S2:时差测量和校准阶段;S3:编解码阶段,当需要输出第三时间报文数据时,中央处理器CPU模块将第二时间报文数据和1PPS脉冲信号输出到FPGA模块;FPGA模块接收到1PPS脉冲信号后对第二时间报文数据进行编码得到第三时间报文数据并输出;当接收到外部时间报文数据时,使用FPGA模块或中央处理器CPU模块进行解码。省去了1PPS输出,采用FPGA进行时间报文的编解码,FPGA和CPU均可完成1PPS时刻和报文的高精度提取,编码精度优于10ns,解码精度优于1ns。

    一种高精度频率输出控制装置及时钟源

    公开(公告)号:CN116599526B

    公开(公告)日:2023-09-22

    申请号:CN202310870329.2

    申请日:2023-07-17

    Abstract: 本发明公开了一种高精度频率输出控制装置及时钟源,涉及时钟源技术领域,所述装置包括DDS模块、反馈模块、MCU模块和鉴相模块,DDS模块用于分别与外部的铷钟和用频设备连接,DDS模块还分别与反馈模块和MCU模块连接,MCU模块与鉴相模块连接,MCU模块还用于与外部的铷钟连接,鉴相模块与反馈模块连接,鉴相模块还用于与外部的频率基准源连接。本发明实现了对铷钟输出的两级频率调节,频率准确度得以提升,由此实现了铷钟的高精度频率输出,拓宽了铷钟的适用范围,优选的,当DDS模块的频率控制精度高出铷钟的频率控制精度多个量级时,输出至用频设备的频率信号准确度提升了多个量级。

    一种光纤双向信号传输时延误差消除方法及时频系统

    公开(公告)号:CN116155430A

    公开(公告)日:2023-05-23

    申请号:CN202310038558.8

    申请日:2023-01-11

    Abstract: 本发明公开了一种光纤双向信号传输时延误差消除方法及时频系统,所述方法包括三个阶段,具体为:初始化延时测量阶段;脉冲发送阶段;动态测时延阶段。本发明实现的所述方法将光纤双向信号传输时延误差消除技术与授时技术相结合,实现了在各个站点之间授时同步的同时,将DBF主机生成的通信信号(指令脉冲)同步地传输至了各个DBF分机,各个DBF分机和DBF主机的通信信号保持了同步,从而实现了通信信号的时延误差消除,保证了通信设备之间信号的同步性,确保了通信系统的可靠性;此外,授时信号和通信信号均使用同一光纤链路进行传输,从而也实现了链路资源的节约。

    基于FPGA的交流IRIG-B码的生成方法及系统

    公开(公告)号:CN116149424A

    公开(公告)日:2023-05-23

    申请号:CN202310028504.3

    申请日:2023-01-09

    Abstract: 本发明公开了一种基于FPGA的交流IRIG‑B码的生成方法及系统,属于时间统一技术领域。基于FPGA的交流IRIG‑B码的生成方法,包括:生成波形数据,并将所述波形数据导入FPGA的ROM,所述波形数据包括大波数据和若干个小波数据;基于1PPS同步信号读取大波数据和小波数据;选择一个小波数据,并根据预先计算得到的直流偏置对小波数据进行补偿;分别对大波数据和小波数据进行调幅;根据BDC信号选择并输出调幅后的大波数据或小波数据;将所述大波数据或小波数据转换为模拟信号。本发明利用FPGA内部的逻辑资源,将BDC信号调制成BAC信号,可通过提高DAC采样率提升调制精度。

Patent Agency Ranking