-
公开(公告)号：CN1652264A
公开(公告)日：2005-08-10
申请号：CN200510006758.7
申请日：2002-09-05
Applicant: 株式会社村田制作所
IPC: H01F17/00
CPC classification number: H01F17/0013 , H01F37/00 , H01F2017/0093
Abstract: 一种叠片型共态扼流圈，内置有各线圈部12～14的线径相等且线圈部12～14的中心轴设置在同一线上的螺旋状线圈La～Lc。线圈La、Lb的各引出部3a、5a、9a、11a为弯曲形状图形，连接于从位于绝缘膜2的长边方向的大致中央的线圈部3b、5b、9b、11b连接位置开始到输入输出电极之间。并且，引出部3a、5a、9a、11a与线圈部3b、5b、9b、11b的连接部分，具有折叠的结构。因而，可以使各线圈La、Lb的匝数及线路长相互相等。从而可以做到在高频带的传输延迟的产生较少，且不会破坏差动信号传输中的传输信号平衡。
-
公开(公告)号：CN1204573C
公开(公告)日：2005-06-01
申请号：CN02120039.4
申请日：2002-05-21
Applicant: 株式会社村田制作所
IPC: H01F17/02
CPC classification number: H01F17/0013 , H01F17/0033
Abstract: 一种多层电感器，包括放置在多层体上部的两层中的第一和第二导电线圈图样，并且所述的导电线圈图样通过在绝缘层中形成的通孔与放置在多层体下部的第三和第四导电线圈依次连续地进行电连接，从而形成一个螺旋形线圈。第一导电线圈图样的边缘和第二导电线圈图样的边缘相互重叠。第四导电线圈图样的边缘和第三导电线圈图样的边缘相互重叠。
-
公开(公告)号：CN1178236C
公开(公告)日：2004-12-01
申请号：CN01143193.8
申请日：2001-11-09
Applicant: 株式会社村田制作所
CPC classification number: H01F17/0013 , H01F41/046 , H01F2017/0093 , Y10T29/4902
Abstract: 制备第一转移片和第二转移片，在第一转移片中具有非磁性和磁性陶瓷区的复合生片用支承膜支承，在第二转移片中陶瓷生片用支承膜支承。本发明的方法包括：第一转移步骤，把陶瓷生片顺序转移到叠层平台上；第二转移步骤，转移复合生片；第三转移步骤，转移第二转移片的陶瓷生片；和制成叠层体的步骤。
-
公开(公告)号：CN101859628B
公开(公告)日：2014-07-23
申请号：CN201010156411.1
申请日：2010-03-30
Applicant: 株式会社村田制作所
CPC classification number: H01F17/0013 , H01F27/34 , H01F41/041 , H01F2017/002 , Y10T29/4902
Abstract: 本发明提供一种能够得到大的电感值和高Q值的电子元件及其制造方法。线圈(L)由内藏在叠层体(12)内的多个线圈导体(20a、20b)、设置在多个线圈导体(20a、20b)上的多个台肩面(22a、22b)和连接多个台肩面(22a、22b)的通路孔导体(b1)构成。引出导体(24a、24b)内藏在叠层体(12)内，且连接线圈(L)和外部电极。从z轴方向俯视时，多个线圈导体(20a、20b)相互重合而形成长方形的环状轨道(R)。从z轴方向俯视时，多个台肩面(22a、22b)在轨道(R)的短边(L1)上突出到轨道(R)的外侧，且未与引出导体(24a、24b)重叠。
-
公开(公告)号：CN100347796C
公开(公告)日：2007-11-07
申请号：CN200510006758.7
申请日：2002-09-05
Applicant: 株式会社村田制作所
IPC: H01F17/00
CPC classification number: H01F17/0013 , H01F37/00 , H01F2017/0093
Abstract: 一种叠片型共态扼流圈，内置有各线圈部(12～14)的线径相等且线圈部(12～14)的中心轴设置在同一线上的螺旋状线圈(La～Lc)。线圈(La、Lb)的各引出部(3a、5a、9a、11a)为弯曲形状图形，连接于从位于绝缘膜(2)的长边方向的大致中央的线圈部(3b、5b、9b、11b)连接位置开始到输入输出电极之间。并且，引出部(3a、5a、9a、11a)与线圈部(3b、5b、9b、11b)的连接部分，具有折叠的结构。因而，可以使各线圈(La、Lb)的匝数及线路长相互相等。从而可以做到在高频带的传输延迟的产生较少，且不会破坏差动信号传输中的传输信号平衡。
-
Patent Agency Ranking
公开(公告)号：CN1404077A
公开(公告)日：2003-03-19
申请号：CN02131877.8
申请日：2002-09-05
Applicant: 株式会社村田制作所
IPC: H01F17/00
CPC classification number: H01F17/0013 , H01F37/00 , H01F2017/0093
Abstract: 一种叠片型共态扼流圈，内置有各线圈部12～14的线径相等且线圈部12～14的中心轴设置在同一线上的螺旋状线圈La～Lc。线圈La、Lb的各引出部3a、5a、9a、11a为弯曲形状图形，连接于从位于绝缘膜2的长边方向的大致中央的线圈部3b、5b、9b、11b连接位置开始到输入输出电极之间。并且，引出部3a、5a、9a、11a与线圈部3b、5b、9b、11b的连接部分，具有折叠的结构。因而，可以使各线圈La、Lb的匝数及线路长相互相等。从而可以做到在高频带的传输延迟的产生较少，且不会破坏差动信号传输中的传输信号平衡。
-
公开(公告)号：CN101859628A
公开(公告)日：2010-10-13
申请号：CN201010156411.1
申请日：2010-03-30
Applicant: 株式会社村田制作所
CPC classification number: H01F17/0013 , H01F27/34 , H01F41/041 , H01F2017/002 , Y10T29/4902
Abstract: 提供一种能够得到大的电感值和高Q值的电子元件及其制造方法。线圈(L)由内藏在叠层体(12)内的多个线圈导体(20a、20b)、设置在多个线圈导体(20a、20b)上的多个台肩面(22a、22b)和连接多个台肩面(22a、22b)的通路孔导体(b1)构成。引出导体(24a、24b)内藏在叠层体(12)内，且连接线圈(L)和外部电极。从z轴方向俯视时，多个线圈导体(20a、20b)相互重合而形成长方形的环状轨道(R)。从z轴方向俯视时，多个台肩面(22a、22b)在轨道(R)的短边(L1)上突出到轨道(R)的外侧，且未与引出导体(24a、24b)重叠。
-
公开(公告)号：CN1198293C
公开(公告)日：2005-04-20
申请号：CN02104707.3
申请日：2002-01-18
Applicant: 株式会社村田制作所
IPC: H01F17/00
CPC classification number: H01F17/0013
Abstract: 在层叠阻抗器件中，线圈导体图形通过通孔电气串联而形成U形螺旋线圈。第一组线圈导体图形形成高导磁率线圈单元的第一线圈部分。第二组线圈导体图形形成低导磁率线圈单元的第二线圈部分，第三组线圈导体图形形成低导磁率线圈单元的第三线圈部分，第四组线圈导体图形形成高导磁率线圈单元的第四线圈部分。当从层叠阻抗器件的顶部看时，第一、第二和第三线圈部分顺时针绕制，而第四线圈部分反时针绕制。因此，层叠阻抗器件在低导磁率线圈单元中产生高电感，并且在其安装时没有方向性。
-
公开(公告)号：CN1196147C
公开(公告)日：2005-04-06
申请号：CN02131877.8
申请日：2002-09-05
Applicant: 株式会社村田制作所
IPC: H01F17/00
CPC classification number: H01F17/0013 , H01F37/00 , H01F2017/0093
Abstract: 一种叠片型共态扼流圈，内置有各线圈部12～14的线径相等且线圈部12～14的中心轴设置在同一线上的螺旋状线圈La～Lc。线圈La、Lb的各引出部3a、5a、9a、11a为弯曲形状图形，连接于从位于绝缘膜2的长边方向的大致中央的线圈部3b、5b、9b、11b连接位置开始到输入输出电极之间。并且，引出部3a、5a、9a、11a与线圈部3b、5b、9b、11b的连接部分，具有折叠的结构。因而，可以使各线圈La、Lb的匝数及线路长相互相等。从而可以做到在高频带的传输延迟的产生较少，且不会破坏差动信号传输中的传输信号平衡。
-
公开(公告)号：CN1178237C
公开(公告)日：2004-12-01
申请号：CN02105489.4
申请日：2002-04-05
Applicant: 株式会社村田制作所
CPC classification number: H03H7/175 , H01F41/043 , H01G4/30 , H03H7/0115 , H03H2001/0085 , H05K1/0306 , H05K3/207 , H05K3/4667 , H05K2201/0379 , H05K2203/061
Abstract: 一种叠层陶瓷电子元件的制造方法，包含步骤：形成具有大的厚度的导体，此导体包含多个第一线圈导体层和多个第二线圈导体层，将多个第一线圈导体层转移到陶瓷生片的上表面上，其中每个线圈导体层都设置在载体膜上，将每个都保持在载体膜上的多个第二线圈导体层转移到相同的陶瓷生片的下表面上。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.018 seconds)
