-
公开(公告)号：CN112787659A
公开(公告)日：2021-05-11
申请号：CN202011611399.9
申请日：2020-12-30
申请人： 瑞声科技(南京)有限公司 , 瑞声声学科技(深圳)有限公司
IPC分类号： H03K23/40
摘要： 本发明实施例提供了一种新型全差分注入锁定三分频器电路，包括：第一差分输入端、第二差分输入端、第三差分输入端、变压器、第一晶体管器件、第二晶体管器件，构成交叉耦合对的第三晶体管器件以及第四晶体管器件，第一差分输出端；所述变压器的主线圈两个端口与所述第一差分输入端相连，所述变压器的次线圈两个端口与所述第一晶体管器件的源极以及所述第二晶体管器件的源极相连；所述第一晶体管器件的栅极与所述第三晶体管器件的栅极通过串联电阻相连，所述第二晶体管器件的栅极与所述第四晶体管器件的栅极通过串联电阻相连，所述第三晶体管以及第四晶体管器件的漏极与所述第一差分输出端相连，该三分频器电路可提高分频带宽和灵敏度。
-
公开(公告)号：CN112865800B
公开(公告)日：2024-04-02
申请号：CN202011627250.X
申请日：2020-12-31
申请人： 瑞声科技(南京)有限公司 , 瑞声声学科技(深圳)有限公司
摘要： 本发明提供了一种优化OTA的sigma‑delta ADC调制器及电子设备，其包括折叠套筒式OTA，所述折叠套筒式OTA包括输入模块、主极点决定模块、次主极点决定模块和第一调节模块，输入模块与主极点决定模块和次主极点决定模块三者电性连接后，次主极点决定模块决定电路次主极点，第一调节模块与次主极点决定模块并联连接。优化了OTA的相位裕度PM，解决响应时间滞后的问题，具有最佳信号响应速度和精度的优点，同时不必消耗更多功耗以及增加电路复杂度。该电子设备包括存储器和微处理器，存储器用于存储一个或多个程序，微处理器执行一个或多个程序，以控制上述优化OTA的sigma‑delta ADC调制器。
-
公开(公告)号：CN112787670A
公开(公告)日：2021-05-11
申请号：CN202011636199.9
申请日：2020-12-31
申请人： 瑞声科技(南京)有限公司 , 瑞声声学科技(深圳)有限公司
IPC分类号： H03M1/38
摘要： 本发明提供一种逐次逼近型模数转换器，包括用于对输入信号进行采样的DAC，输入端与所述DAC的输出端电连接的比较器，及输入端与所述比较器的输出端电连接且用于向所述DAC发送控制信号的SAR逻辑模块，其中，所述DAC为基于非二进制编码的DAC，所述非二进制编码为基于整数权重的非二进制编码。本发明使得SAR ADC的输入输出特性曲线呈现出非单调特性，从而能够引入冗余量校正DAC比较过程中的动态误差，大幅度提升了SAR ADC对量化过程中动态误差的校正能力，并且提高了量化时间利用率。
-
公开(公告)号：CN112787659B
公开(公告)日：2024-08-16
申请号：CN202011611399.9
申请日：2020-12-30
申请人： 瑞声科技(南京)有限公司 , 瑞声声学科技(深圳)有限公司
IPC分类号： H03K23/40
摘要： 本发明实施例提供了一种新型全差分注入锁定三分频器电路，包括：第一差分输入端、第二差分输入端、第三差分输入端、变压器、第一晶体管器件、第二晶体管器件，构成交叉耦合对的第三晶体管器件以及第四晶体管器件，第一差分输出端；所述变压器的主线圈两个端口与所述第一差分输入端相连，所述变压器的次线圈两个端口与所述第一晶体管器件的源极以及所述第二晶体管器件的源极相连；所述第一晶体管器件的栅极与所述第三晶体管器件的栅极通过串联电阻相连，所述第二晶体管器件的栅极与所述第四晶体管器件的栅极通过串联电阻相连，所述第三晶体管以及第四晶体管器件的漏极与所述第一差分输出端相连，该三分频器电路可提高分频带宽和灵敏度。
-
公开(公告)号：CN112865799A
公开(公告)日：2021-05-28
申请号：CN202011633567.4
申请日：2020-12-31
申请人： 瑞声科技(南京)有限公司 , 瑞声声学科技(深圳)有限公司
IPC分类号： H03M1/54
摘要： 本发明提供了一种优化电流舵DAC的sigma‑delta ADC调制器及电子设备，包括电流舵DAC，该电流舵DAC包括共源共栅电路、第二电阻和第二调节模块，该共源共栅电路包括第十二晶体管，第十二晶体管的源极与第二电阻的第一端连接，第二电阻的第二端接地，第二调节模块与第二电阻并联。因此，第二调节模块与第二电阻构成滤波网络，提高电流舵DAC线性度，减少了电路的面积代价，也抑制了高频杂散信号和噪声的影响，提供较高的对地阻抗，优化了电流舵DAC对晶体管二级效应的抵抗。该电子设备包括存储器和微处理器，存储器用于存储一个或多个程序，微处理器执行一个或多个程序，以控制上述的优化电流舵DAC的sigma‑delta ADC调制器。
-
公开(公告)号：CN112838835A
公开(公告)日：2021-05-25
申请号：CN202011638558.4
申请日：2020-12-31
申请人： 瑞声科技(南京)有限公司 , 瑞声声学科技(深圳)有限公司
摘要： 本发明提供了一种移相器的放大电路及移相器，包括第一放大电路和第二放大电路；所述第一放大电路和第二放大电路均包括控制模块、调制模块及射频放大模块，所述调制模块两端分别连接于所述控制模块和射频放大模块；调制模块中在第一调制单元导通/关闭，同时第二调制单元关闭/导通时，控制射频放大模块中的第一射频放大单元和第二射频放大单元的偏置电流。加入固定电流源ICMP可以降低因不同状态下电流变化引起的栅源电容变化，达到降低输出相位误差，因此，放大电路在不同增益状态下相位变化相比传统结构有明显的改善。同时使用差分输出的控制电路无需额外的开关控制极性。
-
公开(公告)号：CN112821869A
公开(公告)日：2021-05-18
申请号：CN202011595372.5
申请日：2020-12-29
申请人： 瑞声科技(南京)有限公司 , 瑞声声学科技(深圳)有限公司
摘要： 本发明提供了一种低噪声尾电流电路和振荡器电路，包括源极接地的第一场效应管，所述第一场效应管的漏极串联于一电流阻抗电路的第一端，所述电流阻抗电路的第二端为输出端，所述第一场效应管的漏极连接于第一电容的第一端，所述第一电容的第二端接地，所述第一场效应管的栅极连接于偏置电流。第一场效应管与第一电容并联接地，可以将第一场效应管提供的尾电流中的噪声电流分流到地，可以防止噪声上变频进入振荡器等电路，从而降低噪声干扰，减少低频偏相位噪声的出现。同时电路中还串联有一电流阻抗电路，该电流阻抗电路可以阻隔第一场效应管输出的尾电流，增加对地的阻抗，滤波结构更加紧凑，减少了电路的面积代价。
-
公开(公告)号：CN112803944A
公开(公告)日：2021-05-14
申请号：CN202011607867.5
申请日：2020-12-30
申请人： 瑞声科技(南京)有限公司 , 瑞声声学科技(深圳)有限公司
摘要： 本发明涉及数字电路技术领域，尤其涉及一种数字时间转换器校准方法、装置、数字锁相环及电子设备。本发明的数字时间转换器校准方法、装置、数字锁相环及电子设备，根据所述参考相位的小数部分和所述分数相位误差获取分辨率偏差；根据所述分辨率偏差获取增益因子；根据所述增益因子对所述参考相位的小数部分进行增益处理，生成所述延迟控制信号，将所述延迟控制信号输出至所述数字时间转换器；通过上述方式，在消除了数字锁相环其他器件的噪声的基础上，还进一步消除了时间数字转换器和数字时间转换器的噪声，提高了数字时间转换器的校准精度；实现了对数字时间转换器的高精度增益校准，大大降低了功耗。
-
公开(公告)号：CN112865800A
公开(公告)日：2021-05-28
申请号：CN202011627250.X
申请日：2020-12-31
申请人： 瑞声科技(南京)有限公司 , 瑞声声学科技(深圳)有限公司
摘要： 本发明提供了一种优化OTA的sigma‑delta ADC调制器及电子设备，其包括折叠套筒式OTA，所述折叠套筒式OTA包括输入模块、主极点决定模块、次主极点决定模块和第一调节模块，输入模块与主极点决定模块和次主极点决定模块三者电性连接后，次主极点决定模块决定电路次主极点，第一调节模块与次主极点决定模块并联连接。优化了OTA的相位裕度PM，解决响应时间滞后的问题，具有最佳信号响应速度和精度的优点，同时不必消耗更多功耗以及增加电路复杂度。该电子设备包括存储器和微处理器，存储器用于存储一个或多个程序，微处理器执行一个或多个程序，以控制上述优化OTA的sigma‑delta ADC调制器。
-
-
-
-
-
-
-
-
搜索结果
9 条记录 (耗时 0.046 秒)