公开(公告)号：CN112470129B

公开(公告)日：2024-09-27

申请号：CN201980049118.4

申请日：2019-06-26

申请人： ARM有限公司

发明人： 莱利·杰亚保罗 ,  罗克萨娜·鲁西托鲁 ,  乔纳森·柯蒂斯·比尔德

IPC分类号： G06F11/10 ,  G06F11/16

摘要： 一种用于数据处理装置的存储器系统包括出错管理单元，存储器控制器(例如存储器管理单元或者存储器节点控制器)，以及可经由存储器控制器访问的并且被配置用于存储关键数据的一个或多个存储设备。出错管理单元检测并且纠正存储的关键数据、存储设备或者存储器控制器中的出错。可例如利用数据的拷贝或者纠错码来纠正数据出错。根据设备的故障特性来确定对于关键数据的故障保护级别，例如拷贝的数目、纠错码或者在一个或多个存储设备中的存储位置。可以监视并且动态地更新故障特性，例如差错率。

公开(公告)号：CN109997112B

公开(公告)日：2023-08-18

申请号：CN201780072016.5

申请日：2017-11-09

申请人： ARM有限公司

发明人： 柯蒂斯·格伦·邓纳姆 ,  乔纳森·柯蒂斯·比尔德 ,  罗克萨娜·鲁西托鲁

IPC分类号： G06F9/46 ,  G06F9/48 ,  G06F9/54 ,  G06F12/0815

摘要： 数据处理装置包括：一个或多个互连的处理元件，每个互连的处理元件被配置为执行程序任务的处理指令；相干存储器电路，该相干存储器电路存储能够由每个所述处理元件访问的一个或多个数据副本，使得由一个处理元件写入所述相干存储器电路中的存储器地址的数据与由所述处理元件中的另一处理元件从所述相干存储电路中的该存储器地址读取的数据一致；所述相干存储器电路包括用于存储能够由所述处理元件访问的数据的存储器区域，所述数据定义程序任务的一个或多个属性以及与执行该程序任务的最新实例相关联的上下文数据；该装置包括调度电路，该调度电路用于响应于由存储在所述存储器区域中的与任务对应的数据定义的一个或多个属性，由处理元件调度该任务的执行；并且执行程序任务的每个处理元件被配置为响应于对该程序任务的执行来修改所述属性中与该程序任务对应的一个或多个属性。

公开(公告)号：CN110869915B

公开(公告)日：2023-08-11

申请号：CN201880046718.0

申请日：2018-07-05

申请人： ARM有限公司

发明人： 乔纳森·柯蒂斯·比尔德 ,  柯蒂斯·格伦·邓纳姆 ,  罗克萨娜·鲁西托鲁

IPC分类号： G06F12/1036 ,  G06F12/0888 ,  G06F12/14 ,  G06F9/455

摘要： 存储器地址转换装置包括：转换数据存储库，用于存储转换数据的一个或多个实例，转换数据提供地址范围边界值，这些地址范围边界值定义虚拟存储器地址空间中的相应虚拟存储器地址边界之间的虚拟存储器地址的范围，并且转换数据指示虚拟存储器地址的范围内的虚拟存储器地址与输出地址空间中的对应输出存储器地址之间的转换；检测器电路，用于检测待转换的给定虚拟存储器地址是否位于由转换数据存储库中的转换数据的实例所定义的虚拟存储器地址的范围内；其中，检测器电路被配置为：当待转换的给定虚拟存储器地址位于由转换数据存储库存储的转换数据的任何实例所定义的虚拟存储器地址的范围之外时，取回转换数据的一个或多个另外实例；以及转换电路，用于将由检测到的转换数据实例所定义的转换应用于给定虚拟存储器地址。

公开(公告)号：CN116472521A

公开(公告)日：2023-07-21

申请号：CN202180078419.7

申请日：2021-12-09

申请人： ARM有限公司

发明人： 柯蒂斯·格伦·邓纳姆 ,  乔纳森·柯蒂斯·比尔德

IPC分类号： G06F12/084

摘要： 在缓存暂存中继中，来自生产者设备的第一数据被暂存在数据处理系统的共享缓存中。该第一数据与该数据处理系统的共享存储器中的第一数据地址相关联。标识这些第一数据地址的地址模式。当从该数据处理系统的处理单元接收到对与第二数据地址相关联的第二数据的请求时，如果该第二数据地址在所标识的地址模式中，则将与所标识的地址模式中的数据地址相关联的任何数据从该共享缓存中继到该处理单元的本地缓存。该中继可包括将该数据从该共享缓存推送到该本地缓存，或者该处理单元的预取器响应于消息将该数据从该共享缓存拉取到该本地缓存。

公开(公告)号：CN110892381A

公开(公告)日：2020-03-17

申请号：CN201880046758.5

申请日：2018-07-05

申请人： ARM有限公司

发明人： 乔纳森·柯蒂斯·比尔德 ,  罗克萨娜·鲁西托鲁 ,  柯蒂斯·格伦·邓纳姆

IPC分类号： G06F9/46 ,  G06F9/50 ,  G06F9/30

摘要： 一种数据处理系统包括：存储器系统；第一处理元件；第一地址转换器，该第一地址转换器将虚拟地址映射到系统地址；第二地址转换器，该第二地址转换器将系统地址映射到物理地址；以及任务管理单元。第一程序任务使用利用第一表而映射到第一系统地址范围的第一虚拟存储空间。第一程序任务的上下文包括第一表的地址并且第一程序任务的上下文通过创建指示从第二虚拟地址空间映射到系统地址的第二范围的第二表来克隆，其中第二范围被映射到与所述第一范围相同的物理地址直到发生写入为止，在写入发生时分配存储器并且更新第二范围的映射。所克隆上下文包括所述第二表的地址。

公开(公告)号：CN109196489A

公开(公告)日：2019-01-11

申请号：CN201780032617.3

申请日：2017-03-16

申请人： ARM有限公司

发明人： 乔纳森·柯蒂斯·比尔德 ,  温迪·埃尔萨瑟 ,  王世波

IPC分类号： G06F15/78 ,  G06F9/38

摘要： 一种数据处理设备包括多级存储器系统、在第一级处耦合到存储器系统的一个或多个第一处理单元以及一个或多个第二处理单元，每个第二处理单元在第二级处耦合到存储器系统。第一重排序缓冲器在第一和第二处理单元执行指令期间维持数据顺序，并且第二重排序缓冲器在由相关联的第二处理单元执行指令期间维持数据顺序。所述第一重排序缓冲器中的条目根据指示符位被配置为单个指令的条目或指向所述第二重排序缓冲器中的条目的指针。所述第二重排序缓冲器中的条目包括指令块开始地址和结束地址以及输入和输出寄存器的指示符。当由所述重排序缓冲器指示的所有输入可用时，指令被释放到处理单元。

公开(公告)号：CN110520851B

公开(公告)日：2024-04-16

申请号：CN201880024102.3

申请日：2018-04-06

申请人： ARM有限公司

发明人： 乔纳森·柯蒂斯·比尔德 ,  埃里克·范亨斯伯根

IPC分类号： G06F12/0813 ,  G06F12/0831 ,  G06F13/16

摘要： 一种虚拟链路缓冲器提供处理线程或核心之间的通信。第一缓存能够由第一处理设备访问并且第二缓存能够由第二处理设备访问。互连结构耦合在所述第一缓存与所述第二缓存之间并包括链路控制器。所述第一缓存中的生产者缓存行存储由所述第一处理设备产生的数据，并且所述链路控制器将所述生产者缓存行中的数据转移到所述第二缓存中的消费者缓存行。每个新数据元素被存储在所述生产者缓存行中由存储位置或尾部指示符指示的位置处，所述存储位置或尾部指示符被存储在同一缓存行中的预定位置处。转移的数据是从所述消费者缓存行中由加载位置或头部指示符指示的位置加载的，所述加载位置或头部指示符被存储在同一消费者缓存行中的预定位置处。

公开(公告)号：CN117882059A

公开(公告)日：2024-04-12

申请号：CN202280059035.5

申请日：2022-09-22

申请人： ARM有限公司

发明人： 乔纳森·柯蒂斯·比尔德 ,  路易斯·埃米利欧·佩纳

IPC分类号： G06F12/1009 ,  G06F12/1027 ,  G06F12/084 ,  G06F12/1036 ,  G06F12/1081

摘要： 本发明提供了一种提示者数据处理装置，该提示者数据处理装置设置有处理电路，该处理电路确定要在被提示者数据处理装置上执行的执行上下文将需要虚拟到物理地址转换。提示电路向被提示者数据处理装置传输预取关于另一数据处理装置的执行上下文的虚拟到物理地址转换的提示。被提示者数据处理装置还设置有接收电路，该接收电路从提示者数据处理装置接收预取关于该另一数据处理装置的执行上下文的虚拟到物理地址转换的提示。处理电路确定是否遵循该提示，并且响应于确定该提示将被遵循，使得针对该数据处理装置的该执行上下文预取该虚拟到物理地址转换。在这两种情况下，该提示均包括该执行上下文的标识符。

公开(公告)号：CN110892381B

公开(公告)日：2024-02-13

申请号：CN201880046758.5

申请日：2018-07-05

申请人： ARM有限公司

发明人： 乔纳森·柯蒂斯·比尔德 ,  罗克萨娜·鲁西托鲁 ,  柯蒂斯·格伦·邓纳姆

IPC分类号： G06F9/46 ,  G06F9/50 ,  G06F9/30

摘要： 一种数据处理系统包括：存储器系统；第一处理元件；第一地址转换器，该第一地址转换器将虚拟地址映射到系统地址；第二地址转换器，该第二地址转换器将系统地址映射到物理地址；以及任务管理单元。第一程序任务使用利用第一表而映射到第一系统地址范围的第一虚拟存储空间。第一程序任务的上下文包括第一表的地址并且第一程序任务的上下文通过创建指示从第二虚拟地址空间映射到系统地址的第二范围的第二表来克隆，其中第二范围被映射到与所述第一范围相同的物理地址直到发生写入为止，在写入发生时分配存储器并且更新第二范围的映射。所克隆上下文包括所述第二表的地址。

公开(公告)号：CN117120994A

公开(公告)日：2023-11-24

申请号：CN202280026152.1

申请日：2022-02-14

申请人： ARM有限公司

发明人： 乔纳森·柯蒂斯·比尔德 ,  柯蒂斯·格伦·邓纳姆 ,  安德烈亚斯·拉斯·桑德伯格 ,  罗克萨娜·鲁西托鲁

IPC分类号： G06F15/17

摘要： 本发明提供了一种消息传递电路，该消息传递电路包括查找电路，该查找电路响应于指示由片上系统的生成方节点在目标消息信道上提供的消息数据的生成方请求，从信道消耗方信息结构获得与订阅该目标消息信道的给定消耗方节点相关联的所选信道消耗方信息。控制电路将该消息数据写入与基于所选信道消耗方信息确定的地址空间的消耗方定义区域中的地址相关联的位置。当对于该目标消息信道和该给定消耗方节点满足事件通知条件并且要使用事件通知信道时，事件通知数据被写入与基于与该事件通知信道相关联的事件通知信道消耗方信息确定的地址空间的消耗方定义区域中的地址相关联的位置。