-
公开(公告)号：CN117931702B
公开(公告)日：2024-06-07
申请号：CN202410323626.X
申请日：2024-03-20
申请人： 中国科学院国家空间科学中心
发明人： 乔颢 , 孙越强 , 杜起飞 , 蔡跃荣 , 王先毅 , 白伟华 , 王冬伟 , 李伟 , 曹光伟 , 刘成 , 李福 , 张浩 , 程双双 , 张璐璐 , 张鹏举 , 王卓炎 , 仇通胜 , 田羽森 , 夏俊明 , 柳聪亮 , 孟祥广 , 胡鹏 , 黄飞雄 , 谭广远 , 吴汝晗 , 尹聪
摘要： 本申请提供了一种系统级芯片的片外系统和应用程序固化方法，涉及系统级芯片技术领域，系统级芯片的片外系统包括系统级芯片、片选模块、驱动模块、抗辐射的非易失性存储器，非易失性存储器抗辐射，且非易失性存储器包括多个基片，即非易失性存储器为宇航级非易失性存储器，通过片选模块和驱动模块可以实现系统级芯片和非易失性存储器的兼容性连接，从而解决了在先技术中系统级芯片和宇航级非易失性存储器不兼容的问题。
-
公开(公告)号：CN117873931B
公开(公告)日：2024-06-07
申请号：CN202410270572.5
申请日：2024-03-11
申请人： 浪潮电子信息产业股份有限公司
IPC分类号： G06F13/16
摘要： 本申请公开了计算机技术领域内的一种数据处理系统、方法及介质。在本申请中，数据处理系统包括多个内存器件和至少一个主机；主机接收到访问请求后，若确定自身缓存组件中未存储访问请求要访问的目标数据，则当前主机将访问请求传输至多个内存器件，以使多个内存器件响应访问请求，并利用缓存预取决策器确定预缓存数据，将预缓存数据传输至当前主机中的缓存组件进行存储，由此将缓存预取决策器由主机端转移至内存端，降低主机负载，提高主机处理访问请求的效率；并且，内存端可以将预缓存数据直接传输至当前主机中的缓存组件进行存储，而无需主机向内存端请求预缓存数据，可以提高预缓存效率。
-
公开(公告)号：CN118132471A
公开(公告)日：2024-06-04
申请号：CN202410382437.X
申请日：2024-03-29
申请人： 苏州元脑智能科技有限公司
发明人： 张海成
摘要： 本申请涉及存储服务器技术领域，主要涉及一种硬盘控制方法、装置，包括：位于第一系统的第一基板管理控制器，检测第一系统是否处于异常状态；在第一系统处于异常状态的情况下，向第二系统的第二基板管理控制器发送接管请求；并释放对第一系统的多路复用器的控制权限；以使第二基板管理控制器根据接管请求，通过第一系统的多路复用器，切换第一系统的第一扩展器的上行口开关状态后，对第一系统的第一硬盘进行控制；其中，第一扩展器的第一扩展器第一上行口被配置为受第一系统控制，第一扩展器第二上行口被配置为受第二系统控制。通过本申请实施例，故障系统中的硬盘仍可正常执行存取操作，保障业务的正常运行，提高存储服务器系统的安全性。
-
公开(公告)号：CN118132470A
公开(公告)日：2024-06-04
申请号：CN202311474337.1
申请日：2023-11-07
申请人： 三星电子株式会社
摘要： 公开了电子装置、存储器装置和存储器装置的操作方法。所述存储器装置包括：多个存储器存储体，通过包括第一通道和第二通道的多个通道划分；以及通道级处理元件(PE)，被配置为：通过使用第一部分结果和第二部分结果执行运算来生成存储器内计算结果，第一部分结果基于存储在所述多个存储器存储体之中的第一通道的存储器存储体中的数据而被生成，第二部分结果基于存储在所述多个存储器存储体之中的第二通道的存储器存储体中的数据而被生成。
-
-
公开(公告)号：CN113692579B
公开(公告)日：2024-06-04
申请号：CN202080028473.6
申请日：2020-03-10
申请人： 美光科技公司
IPC分类号： G06F12/0862 , G06F13/16 , G06N20/00
摘要： 一种数据存储系统具有非易失性媒体、缓冲存储器、处理装置和数据预取器。所述数据预取器接收要在所述数据存储系统中执行的命令，提供所述命令作为预测模型的输入，获得识别用于预取的至少一个命令作为具有所述命令作为输入的所述预测模型的输出。在所述命令在所述数据存储装置中执行之前，所述数据预取器从所述非易失性存储器检索要在执行所述命令时使用的至少一数据部分；并将所述数据部分存储在所述缓冲存储器中。在所述命令的执行之前，所述数据部分的检索和存储可以与许多命令的执行同时执行，以减小所述命令对与所述命令的执行同时执行的其它命令的时延影响。
-
公开(公告)号：CN118113641A
公开(公告)日：2024-05-31
申请号：CN202311796077.X
申请日：2023-12-22
申请人： 深圳市联瑞电子有限公司
摘要： 本发明公开了一种高可靠性单向传输方法、装置、设备及存储介质，该方法包括：在通过PCIE接口获取到目标数据时，基于FPGA主控发送数据存储指令至DDR内存；根据数据存储指令在DDR内存中创建存储队列，并将目标数据放入存储队列；根据预设方式对存储队列中的目标数据进行校验，生成校验值；将校验值和存储队列中的目标数据进行封装后，获得封装数据，并通过SATA接口将封装数据发送至接收装置，接收装置对接收到的封装数据进行校验，获得目标校验值，并根据校验值和目标校验值判断数据校验是否成功。由于本发明实现了数据单向传输的收发校验，相比于现有技术，本发明有效提高了单向传输的安全性和可靠性。
-
公开(公告)号：CN118113640A
公开(公告)日：2024-05-31
申请号：CN202311405730.5
申请日：2023-10-26
申请人： 成都芯海创芯科技有限公司
IPC分类号： G06F13/16
摘要： 本申请公开了一种外部总线接口、仲裁方法、芯片及电子设备，该外部总线接口包括存储控制模块和仲裁模块；存储控制模块用于响应来自片上内部总线的外部总线请求，向仲裁模块发出请求信号；仲裁模块用于响应请求信号，根据外部总线的所有权的归属和状态，输出控制信号至存储控制模块，以及响应来自外部主机的仲裁信号，根据外部总线的所有权的归属和状态，输出反馈信号至外部主机。本申请的外部总线接口通过仲裁模块根据外部总线的所有权的归属和状态，来确定存储控制模块以及外部主机是否能与外部存储设备进行数据传输，实现了外部主机和芯片对外部存储设备的访问控制，强化了外部主机与芯片的有效通信，提高了芯片与外部主机的访问效率。
-
公开(公告)号：CN118093494A
公开(公告)日：2024-05-28
申请号：CN202410505934.4
申请日：2024-04-25
申请人： 上海安其威微电子科技有限公司
摘要： 本公开实施例提供了一种串行数字接口、波束控制芯片和数据传输方法，该串行数字接口包括移位寄存模块、数据解析模块和多个存储单元；移位寄存模块，用于接收外部的数据帧，并将数据帧传输至数据解析模块；完整的数据帧结构包括帧头、控制位、地址位和数据位，接收的数据帧包括非完整的数据帧结构和/或合并的完整的数据帧结构；数据解析模块，用于：获取数据帧；确定获取的数据帧的结构类型；根据确定的结构类型，确定对获取的数据帧的解析方式；根据确定的解析方式，对获取的数据帧解析，并对存储单元进行操作。这样，该串行数字接口可以根据不同的数据帧结构，提供对应的解析处理的处理方式，提高数据传输速率。
-
公开(公告)号：CN118093464A
公开(公告)日：2024-05-28
申请号：CN202410336493.X
申请日：2017-12-20
申请人： 艾克瑟尔西斯公司
IPC分类号： G06F13/16 , G06F15/177
摘要： 本申请的各实施例涉及自愈计算阵列。本公开涉及用于诸如人工智能(AI)、机器学习(ML)、数字信号处理(DSP)、图形处理单元(GPU)和其他计算密集型应用的硬件计算阵列(有时称为脉动阵列)。具体而言，本公开涉及高效且廉价地实施此类使用多个集成电路的阵列的新颖且有利的架构创新。本公开中的硬件和方法可允许在面对面或晶片到晶片键合之后测试计算阵列，而无需进行任何预键合测试。在键合后测试中发现的缺陷可完全或部分愈合，从而增加产量并降低成本。
-
-
-
-
-
-
-
-
-
搜索结果
9401 条记录 (耗时 0.041 秒)
