-
公开(公告)号：CN108762664A
公开(公告)日：2018-11-06
申请号：CN201810276666.8
申请日：2018-03-30
申请人： 杭州电子科技大学
IPC分类号： G06F3/06
摘要： 本发明提供一种固态硬盘页级缓冲区管理方法，将固态硬盘页级缓冲区划分为哈希索引表缓存区，脏页缓存区和干净页缓存区三个部分；其中，哈希索引表表缓存区用于记录不同数据页访问的历史特性，脏页缓存区用于缓存热脏页，干净页缓存区用于缓存热干净页。采用热数据识别机制利用哈希表上对应请求的历史访问特性信息对请求数据页进行热数据识别，同时结合访问请求的空间局部特性，将识别的热数据页载入缓冲区。最后采用自适应置换机制，能够在缓冲区发生数据页置换操作时，综合当前读写请求访问特性和实际底层读写代价，在干净页缓存队列和脏页缓存队列中动态选择合适的数据页进行置换。具有良好的实用性和市场前景。
-
-
公开(公告)号：CN104794061B
公开(公告)日：2018-11-02
申请号：CN201510200883.5
申请日：2015-04-24
申请人： 杭州电子科技大学
摘要： 本发明公开了一种相变存储系统损耗均衡方法。本发明首先对当前服务请求，读取地址映射表、预留段表以及寄存器值，获得目标逻辑段号LSN及对应的物理段PSN；然后判断请求类型是读请求还是写请求。若是读请求，直接读取PSN内的数据；反之根据RSA分配机制，重新确定将要写入的物理段PSN。采用Shift‑Flip‑N‑Write算法，将数据写入到正确的物理段PSN中；最后判断是否服务完所有请求。若已服务完，则检测预留段表中是否有无效段。若存在无效预留段，则进行预留段交换。本发明能够均衡相变存储器的写操作，从而延长相变存储器的使用寿命。
-
公开(公告)号：CN104316591B
公开(公告)日：2016-09-07
申请号：CN201410498854.7
申请日：2014-09-25
申请人： 杭州电子科技大学
IPC分类号： G01N27/62
摘要： 本发明涉及一种肽质谱峰特征参数提取方法。现有方法针对在肽段质谱图中形成谱峰的各样点其分布存在较大偏差时，存在难以保证所提取出的质谱峰特征参数精准度的不足。本发明提出基于非线性拟合方式的肽质谱峰特征参数提取方法，利用多个样点数据，以实际数据与拟合结果之间差值最小为导向，采用迭代方法不断更新特征参数估计值，直至满足收敛条件，从而获得最终特征参数估值。该方法可有效减少样点分布偏差对高斯曲线特征参数求解带来的不利影响，提高特征参数数值精准度，进而有利于肽段鉴定精度的改善。
-
公开(公告)号：CN104794061A
公开(公告)日：2015-07-22
申请号：CN201510200883.5
申请日：2015-04-24
申请人： 杭州电子科技大学
摘要： 本发明公开了一种相变存储系统损耗均衡方法。本发明首先对当前服务请求，读取地址映射表、预留段表以及寄存器值，获得目标逻辑段号LSN及对应的物理段PSN；然后判断请求类型是读请求还是写请求。若是读请求，直接读取PSN内的数据；反之根据RSA分配机制，重新确定将要写入的物理段PSN。采用Shift-Flip-N-Write算法，将数据写入到正确的物理段PSN中；最后判断是否服务完所有请求。若已服务完，则检测预留段表中是否有无效段。若存在无效预留段，则进行预留段交换。本发明能够均衡相变存储器的写操作，从而延长相变存储器的使用寿命。
-
公开(公告)号：CN104316591A
公开(公告)日：2015-01-28
申请号：CN201410498854.7
申请日：2014-09-25
申请人： 杭州电子科技大学
IPC分类号： G01N27/62
摘要： 本发明涉及一种肽质谱峰特征参数提取方法。现有方法针对在肽段质谱图中形成谱峰的各样点其分布存在较大偏差时，存在难以保证所提取出的质谱峰特征参数精准度的不足。本发明提出基于非线性拟合方式的肽质谱峰特征参数提取方法，利用多个样点数据，以实际数据与拟合结果之间差值最小为导向，采用迭代方法不断更新特征参数估计值，直至满足收敛条件，从而获得最终特征参数估值。该方法可有效减少样点分布偏差对高斯曲线特征参数求解带来的不利影响，提高特征参数数值精准度，进而有利于肽段鉴定精度的改善。
-
公开(公告)号：CN103793339A
公开(公告)日：2014-05-14
申请号：CN201410014367.9
申请日：2014-01-13
申请人： 杭州电子科技大学
IPC分类号： G06F13/16
摘要： 本发明公开了一种基于内存访问堆栈距离的数据Cache性能探索方法。本发明包括如下步骤：步骤1.计算内存访问堆栈距离及其概率分布；步骤2.确定探索的Cache容量及其三个参数组数S（Set？size）、关联度A（Associativity）和块大小B（Block？size）的范围；步骤3.计算估计参数es(S)、ea(A)和eb(B)，利用es(S)、ea(A)和eb(B)估计Cache三个参数组数S（Set？size）、A（Associativity）和B（Block？size）对命中率的影响，并计算命中率est1；步骤4.利用内存访问堆栈距离的概率分布计算命中率est2；步骤5.比较命中率est1和est2，最终估计出Cache命中率。本发明在嵌入式系统内存结构早期设计中是非常有用，它能够帮助设计者快速从巨大的内存设计空间中筛选出少量满足具体应用要求的片上内存结构，从而节约产品开发时间和成本。
-
公开(公告)号：CN101901192B
公开(公告)日：2012-01-11
申请号：CN201010238061.3
申请日：2010-07-27
申请人： 杭州电子科技大学
发明人： 姚英彪
IPC分类号： G06F12/06
CPC分类号： Y02D10/13
摘要： 本发明公开了一种片上和片外数据对象静态分配方法。现有的方法数据调用效率低，方法复杂。本发明首先确定目标处理器系统的存储结构。其次根据应用程序，用编译器静态分析程序的数据对象，得到待分配数据对象和其占用空间的大小。然后设置仿真器对应于片上内存和片外内存的参数，开启仿真器性能统计工具，准备进行程序的数据存储访问性能的仿真。最后进行数据对象分配，包括将全部数据对象分配到片外内存，统计每个待分配数据对象的字失配次数和待分配数据对象降序排列。本发明减少程序消耗在数据存储访问时间和降低数据存储访问能耗，从而提升嵌入式系统的整体性能。
-
公开(公告)号：CN118733122A
公开(公告)日：2024-10-01
申请号：CN202410738067.9
申请日：2024-06-07
申请人： 杭州电子科技大学
摘要： 本发明公开了基于RISC‑V的动态重构芯片及其RISC‑V指令扩展及实现方法，动态重构芯片包括：RISC‑V处理器用于执行通用RISC‑V指令完成逻辑控制等；AXI总线为RISC‑V处理器与其他模块间命令交互和数据传输提供通道；AXI Isolate用于在动态部分重构过程中，将重构区域即动态逻辑单元与整个系统隔离开；DDR控制器用于驱动外部DDR内存的读写，作为可重构芯片的主存；DMA控制器在RISC‑V动态重构扩展指令控制下，用于在无处理器参与的条件下进行数据的搬运；SD控制器用于外部扩展SD存储卡，作为可重构芯片的外存；ICAP控制器在RISC‑V动态重构扩展指令控制下，用于对动态逻辑单元执行动态重构操作；动态逻辑单元通过ICAP实现部分区域的动态重构。
-
公开(公告)号：CN117835322A
公开(公告)日：2024-04-05
申请号：CN202311519161.7
申请日：2023-11-14
申请人： 杭州电子科技大学
IPC分类号： H04W28/08
摘要： 本发明公开了一种基于阻尼牛顿法的边缘计算服务器资源分配策略，包括如下步骤：步骤一：初始化阶段：在本阶段节点获取网络的基本配置信息，并整理成已知参数信息库。移动边缘服务器节点之间通过HELLO包相互传递消息获取各自信息。步骤二：推导传输时延及能耗，处理时延等公式。步骤三：以边缘服务器资源及用户终端设备电池容量为约束，以最小化用户端任务总时延为目标进行建模。步骤四：利用阻尼牛顿法获取边缘服务器的最佳资源分配策略。该方法重点关注如何分配移动边缘服务器有限的计算资源。以边缘服务器资源及用户终端设备电池容量为约束，以最小化用户端任务总时延为目标进行建模，利用阻尼牛顿法获取边缘服务器的最佳资源分配策略。
-
-
-
-
-
-
-
-
-
搜索结果
225 条记录 (耗时 0.048 秒)
