一种基于FPGA的数据包多元匹配系统及方法

    公开(公告)号:CN118301226A

    公开(公告)日:2024-07-05

    申请号:CN202310002197.1

    申请日:2023-01-03

    IPC分类号: H04L69/22 G06F18/22

    摘要: 本发明涉及高速网络数据包字段匹配领域,特别涉及一种基于FPGA的数据包多元匹配系统及方法。解析模块从FPGA收到的数据包包头提取若干个待匹配字段,并将提取的所有待匹配字段发送给匹配域合成模块;匹配域合成模块将将所有的待匹配字段拼接合成为一个新的匹配域;匹配模块对匹配域进行掩码匹配,并输出所有符合掩码匹配的结果;优先级选择器模块基于所有的匹配结果选择匹配字段数量最多的结果,并输出匹配字段数量最多的结果对应的规则地址;规则查找模块根据规则地址查找得到处理规则;同步缓冲模块根据处理规则对原始数据包包头进行处理,并将新数据包包头与数据包净荷同步、合并输出,实现在FPGA中对数据包多个待匹配字段的匹配。

    一种基于AXI4总线的FPGA与DDR高速数据包传输系统及方法

    公开(公告)号:CN112948295A

    公开(公告)日:2021-06-11

    申请号:CN201911266920.7

    申请日:2019-12-11

    IPC分类号: G06F13/20 G06F13/28

    摘要: 本发明公开了一种基于AXI4总线的FPGA与DDR高速数据包传输系统及方法。所述系统通过FPGA实现,包括解析模块、FIFO、填充触发模块、数据填充模块、数据控制模块、AXI4接口模块和DDR;解析模块,用于对光口收到的以太网数据包进行协议解析,按照顺序写入FIFO;FIFO,用于对其写入的数据进行跨时钟域转换和数据结构转换;填充触发模块,用于在检测到触发条件满足时,设置填充使能信号为1;数据填充模块,用于在检测到填充使能信号为1时,将FIFO中的数据量补为64B的整数倍;数据控制模块,用于根据FIFO中的数据大小,调整突发长度,触发一次AXI4数据突发读取;AXI4接口模块,用于通过AXI4突发模式将FIFO的数据高速传输至DDR;DDR通过DMA将数据大块传输到服务器。

    一种基于FPGA的高速以太网帧重构系统

    公开(公告)号:CN112100119A

    公开(公告)日:2020-12-18

    申请号:CN202010831325.X

    申请日:2020-08-18

    IPC分类号: G06F15/78 H04L29/06

    摘要: 本发明公开了一种基于FPGA的高速以太网帧重构系统,系统通过FPGA实现,所述系统包括:以太网接收解析模块、包解析模块、帧重构模块、DDR和数据包上传模块;以太网接收解析模块,用于从光口接收经过光电转换后的电信号,经物理层及数据链路层解析输出以太网帧数据流和控制信号,并发送至包解析模块;包解析模块,用于将以太网帧数据流发送至帧重构模块,还用于根据控制信号从以太网帧数据流中解析出包信息并发送至帧重构模块;帧重构模块,用于将解析出的包信息和以太网帧数据流经过逻辑合成,重构为新的数据帧并输入DDR存储;DDR,用于缓存数据帧;数据包上传模块,用于从DDR中获取数据帧并发送至上位机。

    一种组播复制转发系统
    14.
    发明公开

    公开(公告)号:CN118200416A

    公开(公告)日:2024-06-14

    申请号:CN202211606590.3

    申请日:2022-12-13

    IPC分类号: H04L69/22 H04L12/18

    摘要: 本发明提供了一种组播复制转发系统,用于网络设备中组播数据的复制和转发;所述系统包括部署在服务器的发送端和修改转发端;所述发送端向修改转发端传输数据包;所述修改转发端对数据包进行解析,对其中的组播数据包进行复制和修改,输出修改后的无组播数据信息的数据流和对应的总线控制信号,数据流经相应端口转发。本发明的优势在于:可以实现多路数据包快速复制处理,转发线速可达到8x10Gbps或4x25Gbps;既方便上层应用管理,又方便FPGA进行并行处理;具有良好的灵活性和可编程性;数据包复制处理更快,具有确定性低时延和更高的可扩展性。

    一种基于FPGA的多路选择器同步工作系统及方法

    公开(公告)号:CN116192353B

    公开(公告)日:2023-10-13

    申请号:CN202211625640.2

    申请日:2022-12-16

    IPC分类号: H04L7/00 H04L25/40

    摘要: 本发明涉及FPGA加速及数据包处理技术领域,特别涉及一种基于FPGA的多路选择器同步工作系统及方法。本发明系统包括:仲裁器模块、广播器模块和多路选择器模块;其中,仲裁器模块用于根据当前有效的输入通道生成控制消息;广播器模块用于将控制信息分发到多个多路选择器模块;多路选择器模块用于根据控制消息分别将当前通道的数据流同步选择输出,实现多组数据流的同步汇集。本发明方法包括:仲裁器模块根据当前有效的输入通道生成控制消息;广播器模块将控制信息分发到多路选择器模块;多个多路选择器模块根据控制消息分别将当前通道的数据流同步选择输出,实现多组数据流的同步汇集。本发明通过配置实例化参数可以适配不同的应用场景。

    一种基于FPGA的负载均衡处理系统

    公开(公告)号:CN112637080A

    公开(公告)日:2021-04-09

    申请号:CN202011466483.6

    申请日:2020-12-14

    摘要: 本发明的公开了一种基于FPGA的负载均衡系统,该系统包括:FPGA加速卡和服务器,FPGA加速卡包括:解析处理模块、负载均衡模块、FIFO缓存模块、DDR缓存和DMA模块;服务器上设置DPDK驱动模块;解析处理模块用于对数据链路层进行解析;负载均衡模块用于提取数据包的五元组信息,根据负载均衡算法对数据包进行计算,确定该数据包所属的队列;将每个数据包和每个数据包的负载均衡结果分别发送至FIFO缓存模块;FIFO缓存模块用于将数据包负载均衡结果插入到数据包以太网前导码之后,并对合并后的数据包进行缓存;DDR模块用于缓存FIFO缓存模块通过AXI总线传输的数据,通过DMA方式传输到服务器;DPDK驱动模块用于根据每个数据包所携带的负载均衡结果,将该数据包拷贝到相应队列中。

    一种基于SSL/TLS协议的流量快速转发方法及系统

    公开(公告)号:CN111835688B

    公开(公告)日:2021-07-30

    申请号:CN201910324087.0

    申请日:2019-04-22

    摘要: 本发明属于网络信息安全技术领域,具体涉及一种基于SSL/TLS协议的流量快速转发方法,该方法包括:接收由客户端发送的客户端问候消息,并对其进行修改,同时记录客户端随机数;转发修改后的客户端问候消息至服务端;根据修改后的客户端问候消息,获得服务端问候消息;发送服务端问候消息至数据采集器,记录服务端问候消息中的协议版本信息和加密套件信息,以及服务端随机数;客户端、数据采集器、服务端经过相互认证,三者相互之间建立SSL/TLS协议连接;根据支持SSL/TLS流量快速转发的判断准则,判断当前连接是否支持快速转发;该方法大大提升采集系统的性能,降低采集系统的传输时延。

    一种基于FPGA的可配置负载均衡系统与方法

    公开(公告)号:CN112995245A

    公开(公告)日:2021-06-18

    申请号:CN201911273483.1

    申请日:2019-12-12

    摘要: 本发明公开了一种基于FPGA的可配置负载均衡系统及方法,所述系统包括:收包模块、负载均衡计算模块、FIFO阵列、DDR缓存阵列和DMA传输模块;所述负载均衡计算模块和FIFO阵列通过FPGA实现;所述收包模块,用于从网口接收数据包,并发送至负载均衡计算模块;所述负载均衡计算模块,用于从数据包提取五元组信息,根据可配置负载均衡算法,将数据包分发到对应的FIFO阵列;所述FIFO阵列,用于通过AXI总线将数据包存入对应的DDR缓存阵列;所述DMA传输模块,用于读取所述DDR缓存阵列不同地址区间的数据包,通过DMA方式传输至上位机对应的缓存阵列。本发明能够高速处理不同大小的数据包,具有低延时、高吞吐率、零丢包的特点。

    一种基于Docker的软件大规模测试方法

    公开(公告)号:CN108121654B

    公开(公告)日:2020-11-06

    申请号:CN201611088872.3

    申请日:2016-11-30

    IPC分类号: G06F11/36

    摘要: 本发明提供了一种基于Docker的软件大规模测试方法,该方法将Docker容器集成在一个系统中,批量地对Docker容器进行配置,满足使用者对容器模拟现实网络节点的各项配置需求,有效地提高了开发和部署的效率,此外还简化了软件测试环境的搭建,并为大规模网络的灵活构成提供框架,适合公司内部搭建开发及测试环境;同时,将Docker容器技术应用在软件部署上,能够大量节省开发和维护成本,提高开发效率。