-
公开(公告)号：CN108009372A
公开(公告)日：2018-05-08
申请号：CN201711346548.1
申请日：2017-12-15
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种用于DDR内存虚拟写电平校准响应的装置，包括：位于DDR中的写电平校准伪响应模块，其中，所述写电平校准伪响应模块用于在写电平校准期间产生用于输出到内存控制器以执行写电平校准的伪响应信号。该方案通过返回伪响应信号的方式通过内存初始化的写电平校准阶段，并且通过对伪响应信号翻转时间点的控制，达到校准写数据选通信号相位的效果。特别针对LRDIMM等可以用精细命令控制写电平校准的应用场景，还可以通过对BCW控制字等命令的监测直接设置写数据选通信号的相位延迟值。本发明可以正确地响应写电平校准，不需要跳过该写电平校准阶段，也无需修改源码。
-
公开(公告)号：CN104375946B
公开(公告)日：2018-04-20
申请号：CN201310359560.1
申请日：2013-08-16
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/02
Abstract: 本发明公开了一种数据处理的方法，包括：根据读请求所请求读取的数据段的起始地址和数据段长度，计算所述数据段的掩码；按照预置的与所述数据段的地址和掩码关联的等式检测关系，从写请求队列中检测所述数据段；当所述数据段在所述写请求队列中时，按照预置方案从所述写请求队列中获得所述数据段。本发明实施例还提供相应的装置。本发明技术方案可以通过相等比较器来确定读请求所请求的数据段是否在写请求队列中，从而降低了开销，提高了比较速度。
-
公开(公告)号：CN103902472B
公开(公告)日：2018-04-20
申请号：CN201210587401.2
申请日：2012-12-28
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F15/78
CPC classification number: G06F12/1458 , G06F3/0622 , G06F3/0635 , G06F3/0683 , G06F13/1642 , G06F2212/1016 , G06F2212/1052 , G11C7/1003 , G11C7/1075
Abstract: 本发明实例公开了基于内存芯片互连的内存访问处理方法、内存芯片及系统，涉及电子设备领域，可以减少内存访问请求的处理时延，提高系统带宽的利用率。本发明的方法包括：第一内存芯片接收内存访问请求；若所述第一内存芯片不是所述内存访问请求对应的目标内存芯片，则根据预先配置的路由规则通过芯片互连接口将所述内存访问请求发送给所述内存访问请求对应的目标内存芯片。本发明的实施例主要用于内存访问请求的处理过程中。
-
公开(公告)号：CN107783909A
公开(公告)日：2018-03-09
申请号：CN201610716253.8
申请日：2016-08-24
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
CPC classification number: G06F12/0638 , G06F13/4234 , G11C7/1024
Abstract: 本发明实施例提供一种内存地址总线扩展方法及装置，涉及计算机技术领域。该方法包括：处理器向本地控制器发送第一数据访问请求，第一数据访问请求包含第一目标数据的第一拍列地址信息，第一数据访问请求为写数据指令或者读数据指令；处理器向本地控制器发送第二数据访问请求，第二数据访问请求包含第一目标数据的第二拍列地址信息，第一拍列地址信息和第二拍列地址信息用于指示第一目标数据的地址，第二数据访问请求为写数据指令或者读数据指令，且与第一数据访问请求的指令类型相同；若第一数据访问请求为读数据指令，处理器接收本地控制器发送的第一目标数据；若第一数据访问请求为写数据指令，处理器向本地控制器发送第一目标数据。
-
公开(公告)号：CN103902462B
公开(公告)日：2018-03-09
申请号：CN201210578708.6
申请日：2012-12-27
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/02
Abstract: 本发明实施例提供一种内存管理方法、内存管理装置及计算机。本发明内存管理方法，包括：当获取到物理内存页面分配请求时，根据各内存并发操作单元的历史访问信息，选择访问率低的内存并发操作单元，作为待分配的内存并发操作单元；从所述待分配的内存并发操作单元中分配空闲物理内存页面。本发明实施例提高了内存并发操作单元访问的均衡性，达到了优化计算机系统性能的效果。
-
Patent Agency Ranking
公开(公告)号：CN105335306B
公开(公告)日：2018-02-13
申请号：CN201410307864.8
申请日：2014-06-30
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
CPC classification number: G06F13/16
Abstract: 本发明实施例公开了一种内存控制方法和装置，包括：内存控制设备接收针对物理内存的控制策略以及相应的触发条件，所述触发条件包括所述物理内存的状态信息的变化和/或所述内存控制设备接收到的访问进程；所述内存控制设备监听物理内存的状态信息以及所述访问进程；当满足所述触发条件时，内存控制设备调用相应的控制策略对所述物理内存进行控制，可见，作为硬件的内存控制设备从系统获取必要控制策略、完成这些控制策略所需的物理内存控制语义信息，以及相应控制测量的触发条件，使得当满足一个触发条件时，所述内存控制设备可以调用对应该触发条件的控制策略对所述物理内存进行控制，控制的过程中不再需要系统进行中断处理，提高了控制效率。
-
公开(公告)号：CN105280215B
公开(公告)日：2018-01-23
申请号：CN201410253514.8
申请日：2014-06-09
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G11C11/406
CPC classification number: G06F12/023 , G06F3/061 , G06F3/0659 , G06F3/0665 , G06F3/0673 , G06F12/1009 , G06F2212/1016 , G06F2212/152 , G06F2212/20 , G06F2212/657 , G11C11/40611 , G11C11/40618 , G11C11/40622 , G11C11/4091 , G11C11/4096
Abstract: 本发明实施例提供了动态随机存取存储器DRAM的刷新方法、设备以及系统。获取DRAM的某一刷新单元的地址以及刷新单元的刷新信息，刷新单元为DRAM中进行一次刷新所包括的存储空间，刷新单元的刷新信息包括刷新单元的刷新周期；将刷新单元的地址以及刷新单元的刷新信息封装为DRAM访问请求，并通过DRAM访问请求将刷新单元的地址以及刷新单元的刷新信息写入到刷新数据空间，刷新数据空间为所述DRAM中预设的，用来存储DRAM中至少一个刷新单元的地址以及所述至少一个刷新单元的刷新信息的存储空间。上述方案可根据刷新单元的刷新信息进行针对性的刷新，解决采用统一周期进行刷新所带来的性能开销以及能耗开销比较大的问题。
-
公开(公告)号：CN104079508B
公开(公告)日：2018-01-02
申请号：CN201310102374.X
申请日：2013-03-27
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: H04L12/947 , H04L12/927
CPC classification number: H04L12/6418
Abstract: 本发明实施例提供一种消息处理方法及装置，该消息处理方法包括：接收发送端设备发给接收端设备的消息，其中，消息包括与发送端设备对应的源介质访问控制MAC地址和根据源MAC地址进行传送的数据载荷，源MAC地址的空闲字段中包括有用于指示如何处理消息的处理指示信息；根据处理指示信息，对消息进行处理。本发明实施例提供的消息处理方法及装置，充分利用了MAC地址，实现了基于MAC地址的网络管理，提高了网络管理效果。
-
公开(公告)号：CN107391400A
公开(公告)日：2017-11-24
申请号：CN201710525108.6
申请日：2017-06-30
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及一种支持复杂访存指令的内存扩展系统与方法，包括：处理器系统，用于生成复杂访存指令，并为复杂访存指令分配访存地址，并根据复杂访存指令所调用的地址生成所需数据；扩展内存，用于存储处理器系统在执行复杂访存指令过程中的运算数据；执行模块，用于根据访存地址和所需数据执行复杂访存指令，访问扩展内存，生成结果数据返回至处理器系统；其中执行模块包括多个并行的事务处理单元，用于根据复杂访存指令的指令类型，执行符合指令类型的处理流程，并行访问扩展内存，以生成结果数据。本发明通过每个事务处理单元专注于处理一条复杂访存指令并行执行内存访问，CPU无需再维护一个请求队列，提高了CPU的工作效率。
-
公开(公告)号：CN104216834B
公开(公告)日：2017-10-10
申请号：CN201310209787.8
申请日：2013-05-30
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/02
CPC classification number: G06F12/0284 , G06F13/1605 , G06F13/1673 , G06F2212/1044 , G06F2212/2532
Abstract: 本发明公开一种内存访问的方法、缓冲调度器和内存模块，能够在不改变内存模块或内存芯片的基础上，支持多种应用场景。该方法包括：接收访存数据的操作请求消息，其中，所述操作请求消息包括所述访存数据的标记信息、操作信息和所述访存数据的存储地址信息，所述访存数据的标记信息包括标记类型，所述标记类型用于指示所述缓冲调度器对所述访存数据和/或访存数据的标记进行操作；根据所述访存数据的标记信息、以及所述访存数据的存储地址和所述访存数据的操作信息中的至少一项，对存储在内存模块中的所述访存数据的标记和/或访存数据进行操作。本发明适用于计算机领域。
-
-
-
-
-
-
-
-
-
Search Results
190
records
(took 0.039 seconds)
