公开(公告)号：CN106407136B

公开(公告)日：2019-05-28

申请号：CN201610847700.3

申请日：2008-04-11

申请人： 拉姆伯斯公司

发明人： R·E·佩雷古 ,  F·A·韦尔

IPC分类号： G06F13/16 ,  G11C5/06 ,  G11C7/10

CPC分类号： G11C7/1072 ,  G06F13/1678 ,  G06F13/1684 ,  G06F13/1694 ,  G11C5/06 ,  G11C7/1045 ,  G11C7/1075

摘要： 一种存储器系统，包括具有多N个存储器控制器块的存储器控制器，每个存储器控制器块通过外部请求端口传送独立事务请求。请求端口经由点对点连接耦合到从1到N个存储器设备，其中每个存储器设备包括N个独立可寻址存储器块。所有的外部请求端口都连接到该存储器设备或在给定配置中使用的设备上的相应的外部请求端口。每个存储器设备的请求端口的数目和每个存储器设备的数据宽度随着存储器设备的数目而改变，以便使请求访问的粒度与数据粒度的比例保持为常数，而无关于存储器设备的数目。

公开(公告)号：CN103858392B

公开(公告)日：2018-12-14

申请号：CN201280048291.0

申请日：2012-08-02

申请人： 凯为公司

发明人： R·戈亚尔 ,  K·A·布里斯 ,  S·L·比拉

IPC分类号： H04L12/813 ,  H04L12/701 ,  H04L29/06

CPC分类号： H04L45/745 ,  G06F3/0629 ,  G06F3/0647 ,  G06F9/46 ,  G06F9/5016 ,  G06F9/5027 ,  G06F11/203 ,  G06F12/00 ,  G06F12/0207 ,  G06F12/04 ,  G06F12/06 ,  G06F12/0623 ,  G06F12/0802 ,  G06F12/0868 ,  G06F12/126 ,  G06F13/16 ,  G06F13/1642 ,  G06N5/02 ,  G06N5/027 ,  G11C7/1075 ,  H04L43/18 ,  H04L45/742 ,  H04L47/2441 ,  H04L47/39 ,  H04L63/0227 ,  H04L63/0263 ,  H04L63/06 ,  H04L63/10 ,  H04L67/10 ,  H04L69/02 ,  H04L69/22 ,  Y02B70/30 ,  Y02B70/32 ,  Y02D10/14 ,  Y02D10/22

摘要： 提供了一种系统、装置和方法，用于从为包分类的主动搜索过程的角度在一个更新中增加、删除和修改规则。当搜索处理器搜索与从所接收包生成的密钥相匹配的一个或多个规则时，存在对增加、删除、或修改规则的需要。通过从用于包分类的主动搜索过程的角度在一个更新中增加、删除和修改规则，可以维持主动搜索过程的性能和功能性，从而防止包损耗并保持通过量。

公开(公告)号：CN103942009B

公开(公告)日：2018-07-13

申请号：CN201410022640.2

申请日：2014-01-17

申请人： 三星电子株式会社

发明人： 尹圣焕 ,  金世振

IPC分类号： G06F3/06

CPC分类号： G11C7/1075 ,  G06F12/0246 ,  G06F13/382 ,  G06F13/385

摘要： 提出了一种能够选择性地扩展终端中存储器的设备和方法。该设备包括：插座单元，具有内置随机存取存储器(RAM)的外部存储器插入到插座单元中；以及控制器，当具有内置RAM的外部存储器插入到插座单元中时，控制器执行控制操作，用于将终端的RAM中存储的数据移动到外部存储器的RAM中，并且确保终端的RAM的可用空间。

公开(公告)号：CN105190561B

公开(公告)日：2018-04-20

申请号：CN201480013506.4

申请日：2014-03-07

申请人： 高通股份有限公司

发明人： A·沙查姆 ,  A·吉尔 ,  E·特斯东 ,  Y·李 ,  A·杜兹尼

IPC分类号： G06F9/52 ,  G06F9/46 ,  G06F9/54 ,  G06F1/32 ,  G06F11/07

CPC分类号： G11C7/1075 ,  G06F1/3225 ,  G06F1/3275 ,  G06F1/3296 ,  G06F9/462 ,  G06F9/463 ,  G06F9/52 ,  G06F9/544 ,  G06F11/0757 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/172

摘要： 本发明描述了使用多端口共享非易失性存储器的有效技术，其减小了例如调制解调器控制处理器的专用功能特定处理器的存储器存取的延时。调制解调器处理器抢先于正从多端口共享非易失性存储器闪存装置中存取数据的主机处理器，从而允许所述调制解调器处理器迅速存取所述闪存装置中的数据。抢先过程使用由寻求存取的处理器发起的门铃中断，并且中断正被抢先的处理器。在抢先之后，主机处理器可再继续或重新开始所述数据存取。所述处理器的存取控制利用硬件信号量原子控制机制。共享非易失性存储器模块的电力控制包含至少一个不活动定时器，以指示到所述共享非易失性存储器模块的供电电压何时可以安全减小或关闭。电源可以由共享所述存储器的所述处理器中的任一者重新启动，从而允许快速存取所述数据。

公开(公告)号：CN103902472B

公开(公告)日：2018-04-20

申请号：CN201210587401.2

申请日：2012-12-28

申请人： 华为技术有限公司 ,  中国科学院计算技术研究所

发明人： 黄永兵 ,  陈明宇 ,  阮元 ,  陈荔城

IPC分类号： G06F15/78

CPC分类号： G06F12/1458 ,  G06F3/0622 ,  G06F3/0635 ,  G06F3/0683 ,  G06F13/1642 ,  G06F2212/1016 ,  G06F2212/1052 ,  G11C7/1003 ,  G11C7/1075

摘要： 本发明实例公开了基于内存芯片互连的内存访问处理方法、内存芯片及系统，涉及电子设备领域，可以减少内存访问请求的处理时延，提高系统带宽的利用率。本发明的方法包括：第一内存芯片接收内存访问请求；若所述第一内存芯片不是所述内存访问请求对应的目标内存芯片，则根据预先配置的路由规则通过芯片互连接口将所述内存访问请求发送给所述内存访问请求对应的目标内存芯片。本发明的实施例主要用于内存访问请求的处理过程中。

公开(公告)号：CN104317766B

公开(公告)日：2017-09-29

申请号：CN201410571509.1

申请日：2009-10-27

申请人： 美国莱迪思半导体公司

发明人： A·鲁贝格 ,  李承钟 ,  H·R·李 ,  沈大尹 ,  李东润 ,  S·金 ,  A·莫西

IPC分类号： G06F13/42 ,  G06F11/14 ,  G11C5/06 ,  G11C7/10

CPC分类号： G11C7/1075 ,  G06F11/141 ,  G06F11/1443 ,  G06F13/1663 ,  G06F13/4234 ,  G11C5/066 ,  Y02D10/14 ,  Y02D10/151

摘要： 揭示了一种用于减少存储器等待时间的方法、装置和系统。在一个实施例中，主机计算机系统和存储器之间的数据在多个时间间隔经由存储器处的端口或一组端口通信，其中主机计算机耦合至存储器。另外，与数据相关联的命令在单个时间间隔经由端口或一组端口在主机计算机系统和存储器之间通信。

公开(公告)号：CN103093808B

公开(公告)日：2017-03-01

申请号：CN201210421421.2

申请日：2012-10-29

申请人： 阿尔特拉公司

发明人： D·刘易斯

IPC分类号： G11C11/413

CPC分类号： G06F1/04 ,  G06F1/12 ,  G11C7/1075

摘要： 本发明涉及时分多路复用多端口存储器。提供了一种具有单端口存储器元件的集成电路。利用控制电路控制单端口存储器元件，以仿真多端口的功能。在一个恰当的实施例中，控制电路可以是仲裁电路，其被配置为仲裁电路一接收到存储器请求，就执行它。在正在执行当前存储器访问时接收到的请求可以被保持，直到当前存储器访问完成。在另一个恰当的实施例中，控制电路可以是排序电路，其被配置为服务来自同步端口和异步端口的存储器访问请求。在同步端口接收到的存储器访问请求可以立即被服务，而在异步端口接收到的存储器访问请求可以被同步到内部存储器时钟信号并且可以在与同步端口关联的前一个存储器访问请求被服务后得到服务。

公开(公告)号：CN106407136A

公开(公告)日：2017-02-15

申请号：CN201610847700.3

申请日：2008-04-11

申请人： 拉姆伯斯公司

发明人： R·E·佩雷古 ,  F·A·韦尔

IPC分类号： G06F13/16 ,  G11C5/06 ,  G11C7/10

CPC分类号： G11C7/1072 ,  G06F13/1678 ,  G06F13/1684 ,  G06F13/1694 ,  G11C5/06 ,  G11C7/1045 ,  G11C7/1075

摘要： 一种存储器系统，包括具有多N个存储器控制器块的存储器控制器，每个存储器控制器块通过外部请求端口传送独立事务请求。请求端口经由点对点连接耦合到从1到N个存储器设备，其中每个存储器设备包括N个独立可寻址存储器块。所有的外部请求端口都连接到该存储器设备或在给定配置中使用的设备上的相应的外部请求端口。每个存储器设备的请求端口的数目和每个存储器设备的数据宽度随着存储器设备的数目而改变，以便使请求访问的粒度与数据粒度的比例保持为常数，而无关于存储器设备的数目。

公开(公告)号：CN103700395B

公开(公告)日：2016-12-21

申请号：CN201210367153.0

申请日：2012-09-28

申请人： 国际商业机器公司

发明人： 张旭琛 ,  孟超 ,  李笑笑

IPC分类号： G11C11/413

CPC分类号： G11C11/412 ,  G11C7/1075 ,  G11C11/413

摘要： 本发明涉及存储器单元。本发明实施例提供SRAM单元以及包括所述SRAM单元的SRAM单元阵列。根据本发明实施例的SRAM单元包括上拉晶体管和下拉晶体管，从而在进行读出操作时不需要对预先读出位线进行预充电。采用本发明的方法，可以抑制漏电流的产生，从而降低SRAM芯片的功耗。

公开(公告)号：CN103257702B

公开(公告)日：2016-11-23

申请号：CN201310175054.7

申请日：2008-03-21

申请人： 美国莱迪思半导体公司

发明人： 金成骏 ,  李东润 ,  金殷九

IPC分类号： G06F1/32 ,  G11C7/10 ,  G11C7/22

CPC分类号： G06F1/3275 ,  G06F1/3225 ,  G11C7/1075 ,  G11C7/22 ,  Y02D10/14 ,  Y02D50/20

摘要： 提供了一种多端口存储器设备的渐进功率控制，用于渐进地降低串行存储器设备的功耗的方法和系统，称为功率控制系统。该功率控制系统监控多端口串行存储器的端口，从而可基于每个端口来启用和停用它们。当端口上没有发送或接收数据时，采取一系列步骤来渐进地对该端口的各部分减少供电，从而使该端口进入低功率状态。通过停用某些端口和将端口置于低功率状态，显著减少了串行端口存储器的总功耗。