-
公开(公告)号：CN112613080A
公开(公告)日：2021-04-06
申请号：CN202011486285.6
申请日：2020-12-16
Applicant: 哈尔滨理工大学
Abstract: 本发明提供一种面向轻量级分组密码算法的可重构阵列单元及阵列，涉及集成电路领域，包括：逻辑单元LOU、S盒查找表单元LUT、算数单元AU、置换单元PU、移位单元SU和有限域乘法单元GU、多路复用器MUX、寄存器REG；所述逻辑单元LOU、S盒查找表单元LUT、算数单元AU、置换单元PU、移位单元SU和有限域乘法单元GU接收16bit数据输入在上述单元相应运算完成后，将各功能单元运算输出传输至多路复用器MUX，并通过寄存器REG完成重构密码数据输出，解决了现有技术中的密码处理器芯片采用专用集成电路的ASIC实现方式灵活性和扩展性很差；采用指令集结构微处理器ISAP实现方式能量效率低的技术问题。
-
公开(公告)号：CN119583062A
公开(公告)日：2025-03-07
申请号：CN202411799505.9
申请日：2024-12-09
Applicant: 哈尔滨理工大学
Abstract: 基于恒定几何结构的基‑4NTT硬件架构及其访存方法，属于格密码技术领域。为提高NTT运算单元在格密码中的计算速度，本发明包括控制单元、地址发生器、旋转因子存储器、系数存储器、多路选择器、PE运算单元；所述控制单元连接地址发生器，所述地址发生器分别连接旋转因子存储器、系数存储器，所述旋转因子存储器连接PE运算单元，所述系数存储器通过多路选择器连接PE运算单元；所述系数存储器内设置有存储体；所述PE运算单元内设置有基‑4蝶形运算单元。本发明设计了一种高效存储方案，实现在一个周期内能够读取8个系数，提高了NTT运算单元在格密码中的计算速度。
-
公开(公告)号：CN117955630A
公开(公告)日：2024-04-30
申请号：CN202410107944.2
申请日：2024-01-26
Applicant: 哈尔滨理工大学 , 中数(深圳)时代科技有限公司
Abstract: 本发明公开了一种利用密码硬件实现Paillier同态计算的方法及装置，涉及信息安全技术领域，以解决现有软件实现Paillier算法和使用专门硬件单一实现Paillier算法所带来的问题。本发明技术要点包括：密码硬件包括不支持Paillier算法的密码芯片和微控制器，发送方密码硬件根据Paillier密钥对位数生成Paillier密钥对，并将其中公钥部分发送给接收方密码硬件，根据Paillier密钥对对明文数据进行加密，获得密文数据；将密文数据和同态算法名称发送给接收方密码硬件；接收方密码硬件调用同态计算流程进行同态计算，将获得的同态计算结果密文发送给发送方密码硬件；发送方密码硬件使用Paillier密钥对对同态计算结果密文进行解密，获得对应的明文数据。本发明可提高Paillier同态计算的速度和吞吐量且安全性强。
-
公开(公告)号：CN117692126A
公开(公告)日：2024-03-12
申请号：CN202311717181.5
申请日：2023-12-14
Applicant: 哈尔滨理工大学 , 中数(深圳)时代科技有限公司
Abstract: 一种基于低复杂度模乘算法的Paillier同态加密方法及系统，涉及硬件信息安全密码加密技术领域，为解决现有的加密系统模乘算法运算复杂、大位宽模乘的运行周期长的问题而提出的，技术要点：包括输入为512bit操作数为64bit的Karatsuba乘法算法、输入为2048bit操作数为512bit的全字模乘算法。使用输入为512bit操作数为64bit的Karatsuba乘法算法用于减少所需的乘法次数，适合用来降低加密算法中大位宽乘法的复杂度。输入为2048bit操作数为512bit的全字模乘算法用于将大位宽乘法操作分解为小位宽乘法操作，降低硬件复杂度。本发明可以保证在同态加密Paillier算法的实现过程中模乘算法的复杂度更低，提高效率。
-
-
Patent Agency Ranking
公开(公告)号：CN113259088A
公开(公告)日：2021-08-13
申请号：CN202110542855.7
申请日：2021-05-19
Applicant: 哈尔滨理工大学
IPC: H04L9/06 , G06F15/177 , G06F15/173 , G06F9/30
Abstract: 本发明提供一种面向流密码算法的可重构数据通路，涉及硬件信息安全领域，包括可重构反馈移位寄存器阵列、抽头抽取网络、可重构运算单元阵列、反馈数据选择、密钥流数据选择、数据存储模块、配置信息。可重构反馈移位寄存器阵列实现寄存器间不同方式的级联及不同方向、不同粒度的移位；抽头抽取网络实现不同位置抽头的抽取；可重构运算单元阵列处理数据流；反馈数据选择选出反馈数据；密钥流数据选择选出密钥流数据；数据存储模块存储流密码算法执行过程中的数据，包括初始数据、中间结果数据、密钥流；配置信息配置管理和任务映射调度。本发明在保证一定处理速度的情况下能够满足一个信息安全解决方案对多种流密码算法数据流处理的需求。
-
-
公开(公告)号：CN205593564U
公开(公告)日：2016-09-21
申请号：CN201620374476.6
申请日：2016-04-28
Applicant: 哈尔滨理工大学
IPC: G01D21/02
Abstract: 本实用新型涉及一种检测系统，更具体地说涉及一种基于现场可编程门阵列的转速转矩测量系统，采用非接触式测量且对轴进行直接测量，适用于高度转动的转速转矩检测。激光探头Ⅰ和激光探头Ⅱ的输出端都与整形电路模块的输入端相连。计数器Ⅰ的输入端与整形电路模块的输出端相连。与非门芯片的输入端与整形电路模块的输出端相连，与非门芯片的输出端上连接有计数器Ⅱ。计数器Ⅰ和计数器Ⅱ都与现场可编程门阵列相连通用串行总线的一端与现场可编程门阵列相连，通用串行总线的另一端与计算机相连。
-
公开(公告)号：CN205490501U
公开(公告)日：2016-08-17
申请号：CN201620229452.1
申请日：2016-03-24
Applicant: 哈尔滨理工大学
Abstract: 本实用新型涉及一种通信装置，更具体地说涉及一种基于现场可编程门阵列的射频收发器，用于射频信号的收发转换，且传输的频率频带宽，信号干扰性小，且信号传输稳定。频率综合器的输入端与控制模块相连，频率综合器的一个输出端与缓冲器Ⅰ的输入端相连，缓冲器Ⅰ的输出端与接收模块相连，控制模块的输出端与接收模块相连，频率综合器用于对发射模块和接收模块进行选频控制，缓冲器Ⅰ用于缓存频率综合器输出至接收模块的选频信号。频率综合器的一个输出端与缓冲器Ⅱ的输入端相连，缓冲器Ⅱ的输出端与发射模块相连，控制模块的输出端与发射模块相连，缓冲器Ⅱ用于缓存频率综合器输出至发射模块的调制信号。
-
公开(公告)号：CN205229257U
公开(公告)日：2016-05-11
申请号：CN201520927400.7
申请日：2015-11-20
Applicant: 哈尔滨理工大学
IPC: G01R13/02
Abstract: 本实用新型涉及一种电子设备，更具体地说涉及一种基于现场可编程门阵列的示波器，数据的采集速度快、精度高，且实现数据的等效顺序采样，数据处理速度快，波形输出快速稳定。放大器Ⅰ接收外部输入信号并将信号进行增益放大处理后传输至放大器Ⅱ，放大器Ⅱ对接收到的信号进行电位抬升以使输入信号电平与模数转换器电平相匹配，模数转换器实现输入信号的取样并将取样信号转化为数字信号传输至现场可编程门阵列，模数转换器实现取样信号的保持。触发器用于控制模数转器的信号采样周期。单片机Ⅰ完成波形的显示和存储控制。显示屏用于波形的显示。单片机Ⅱ完成波形处理的运算控制并将运算结果输出至单片机Ⅰ。按键用于输入控制信号。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.024 seconds)
