-
公开(公告)号:CN113259088B
公开(公告)日:2023-10-20
申请号:CN202110542855.7
申请日:2021-05-19
Applicant: 哈尔滨理工大学
IPC: H04L9/18 , G06F15/177 , G06F15/173 , G06F9/30
Abstract: 本发明提供一种面向流密码算法的可重构数据通路,涉及硬件信息安全领域,包括可重构反馈移位寄存器阵列、抽头抽取网络、可重构运算单元阵列、反馈数据选择、密钥流数据选择、数据存储模块、配置信息。可重构反馈移位寄存器阵列实现寄存器间不同方式的级联及不同方向、不同粒度的移位;抽头抽取网络实现不同位置抽头的抽取;可重构运算单元阵列处理数据流;反馈数据选择选出反馈数据;密钥流数据选择选出密钥流数据;数据存储模块存储流密码算法执行过程中的数据,包括初始数据、中间结果数据、密钥流;配置信息配置管理和任务映射调度。本发明在保证一定处理速度的情况下能够满足一个信息安全解决方案对多种流密码算法数据流处理的需求。
-
公开(公告)号:CN112613080A
公开(公告)日:2021-04-06
申请号:CN202011486285.6
申请日:2020-12-16
Applicant: 哈尔滨理工大学
Abstract: 本发明提供一种面向轻量级分组密码算法的可重构阵列单元及阵列,涉及集成电路领域,包括:逻辑单元LOU、S盒查找表单元LUT、算数单元AU、置换单元PU、移位单元SU和有限域乘法单元GU、多路复用器MUX、寄存器REG;所述逻辑单元LOU、S盒查找表单元LUT、算数单元AU、置换单元PU、移位单元SU和有限域乘法单元GU接收16bit数据输入在上述单元相应运算完成后,将各功能单元运算输出传输至多路复用器MUX,并通过寄存器REG完成重构密码数据输出,解决了现有技术中的密码处理器芯片采用专用集成电路的ASIC实现方式灵活性和扩展性很差;采用指令集结构微处理器ISAP实现方式能量效率低的技术问题。
-
公开(公告)号:CN113259088A
公开(公告)日:2021-08-13
申请号:CN202110542855.7
申请日:2021-05-19
Applicant: 哈尔滨理工大学
IPC: H04L9/06 , G06F15/177 , G06F15/173 , G06F9/30
Abstract: 本发明提供一种面向流密码算法的可重构数据通路,涉及硬件信息安全领域,包括可重构反馈移位寄存器阵列、抽头抽取网络、可重构运算单元阵列、反馈数据选择、密钥流数据选择、数据存储模块、配置信息。可重构反馈移位寄存器阵列实现寄存器间不同方式的级联及不同方向、不同粒度的移位;抽头抽取网络实现不同位置抽头的抽取;可重构运算单元阵列处理数据流;反馈数据选择选出反馈数据;密钥流数据选择选出密钥流数据;数据存储模块存储流密码算法执行过程中的数据,包括初始数据、中间结果数据、密钥流;配置信息配置管理和任务映射调度。本发明在保证一定处理速度的情况下能够满足一个信息安全解决方案对多种流密码算法数据流处理的需求。
-
-