一种改进型的放大整流电路

    公开(公告)号:CN203039601U

    公开(公告)日:2013-07-03

    申请号:CN201220701549.X

    申请日:2012-12-18

    IPC分类号: H02M7/04

    摘要: 本实用新型设计一种改进型的放大整流电路。包括电阻R1、电阻R2、电容C1、运算放大器N1、二极管D1、二极管D2,电阻R2的一端接电容C1、电阻R1的一端及二极管D1的正极、运算放大器N1的2脚,电容C1、电阻R1的另一端接二极管D2的负极,二极管D2的正极接二极管D1的负极和运算放大器N1的6脚,运算放大器N1的3脚接地。本实用新型的有益效果是:使信号功率检测的整流精度和线性度得到提高,提高控制系统对信号功率检测的准确度。电路简单、可靠;有效削弱了二极管死区电压带来的影响,检测电路灵敏度高;电路实用灵活、可以设定不同放大倍数。

    一种线路信号功率判别电路

    公开(公告)号:CN202815080U

    公开(公告)日:2013-03-20

    申请号:CN201220401228.8

    申请日:2012-08-14

    IPC分类号: G01R21/00

    摘要: 本实用新型涉及一种线路信号功率判别电路,电阻R1的一端、二极管V1的正极、运算放大器N1的2脚、电位器R2的一端相连,二极管V1的负极、运算放大器N1的6脚、二极管V2的正极相连,电容C1另一端、电位器R2的另一端、二极管V2的负极、电阻R3一端、电容C2的一端、电压比较器N2的3脚相连,电阻R3另一端、电容C2的另一端接地,电压比较器N2的6脚、电容C3的一端相连,电容C3的另一端接地,运算放大器N1的3脚接地; 本实用新型的有益效果是:本实用新型电路能够在线路中有效检测信号是否达到功率要求。电路简单、可靠。检测电路灵敏度高。电路实用灵活、可以设定不同阈值。

    一种相位均衡电路
    13.
    实用新型

    公开(公告)号:CN202268909U

    公开(公告)日:2012-06-06

    申请号:CN201120328183.1

    申请日:2011-09-02

    IPC分类号: H04L25/03

    摘要: 本实用新型涉及一种相位均衡电路,电容C1、电阻R1的一端相连,电阻R1的另一端、电阻R2的一端、运算放大器N1的2脚相连,电阻R2的另一端、运算放大器N1的6脚、电阻R4的一端相连,电容C1的另一端、电阻R3的一端、运算放大器N1的3脚、运算放大器N2的3脚、电阻R5的一端相连,电阻R3的另一端接地,电阻R4的另一端、运算放大器N2的2脚、电容C2的一端相连,运算放大器N2的6脚、电阻R5的另一端、电容C2的另一端相连;本实用新型的有益效果是:有源相位均衡器设计减小了高速数字信号在长距离模拟音频线路传输时的波形相位频率畸变,提高了接受信息的可靠性,电路结构简单,可调频率范围宽,电路工作稳定可靠。

    基于FPGA芯片的基带NPZ码误码仪

    公开(公告)号:CN202818323U

    公开(公告)日:2013-03-20

    申请号:CN201220401265.9

    申请日:2012-08-14

    IPC分类号: H04L1/24

    摘要: 本实用新型涉及一种基于FPGA芯片的基带NPZ码误码仪。误码仪电路包括FPGA芯片、RS232串口通讯电路、发送接收前端电路、发送接收端口电路、时钟电路、电源电路、片外程序存储电路、JTAG程序下载调试电路、指示灯电路,FPGA芯片分别与RS232串口通讯电路、发送接收前端电路、JTAG程序下载调试电路、时钟电路、电源电路、片外程序存储电路、指示灯电路连接,发送接收前端电路分别与发送接收端口电路、电源电路连接,电源电路与R32串口通讯电路连接,JTAG程序下载调试电路与片外程序存储电路连接。该误码仪易于功能升级和修改且成本低廉、实时性强、工作速率高的优点。此误码仪设计可以作为一个独立的测试仪器,可以将误码仪程序嵌入到任何使用了FPGA的产品中,并且误码仪程序只占用较少的逻辑资源,有较高的灵活性。

    电源适配器的固定架
    15.
    实用新型

    公开(公告)号:CN202269128U

    公开(公告)日:2012-06-06

    申请号:CN201120328186.5

    申请日:2011-09-02

    IPC分类号: H05K7/12

    摘要: 本实用新型涉及一种电源适配器的固定架,固定架为四面折边型,其中一对立面为Z型折边,另一对立面为L型折边,两个Z型折边上各有两个孔。本实用新型的有益效果是:本设计主要是用在设备已安装在机柜托盘的前提下,将电源适配器通过简单成型的固定架结构固定在设备所在的托盘上,使整机设备的配件管理和使用更加方便,简单有效的达到使用目的。

    一种TTL电平转换为差分信号电平的输出电路

    公开(公告)号:CN202268867U

    公开(公告)日:2012-06-06

    申请号:CN201120328187.X

    申请日:2011-09-02

    IPC分类号: H03K19/0175

    摘要: 本实用新型涉及一种TTL电平转换为差分信号电平的输出电路,第一电源与第二电源连接于模拟开关器件N1的开关选择端,输入的TTL信号连接于模拟开关N1的使能选通端,模拟开关N1的开关输出端串接限流电阻R1以及两个NPN型三极管V1和PNP型三极管V2的基极,两个三极管V1、V2的集电极分别连接第一电源和第二电源,两个三极管V1、V2的射级串接限流电阻R2、R3后相连作为电路的输出端输出差分信号;本实用新型的有益效果是:结构简单、节省硬件资源;输出信号稳定,抖动小,性能良好,可靠性高;可以适当选择模拟开关器件,达到一路或多路输出,使用灵活等特点。

    利用低倍率取样时钟实现数字时钟恢复的电路

    公开(公告)号:CN201839296U

    公开(公告)日:2011-05-18

    申请号:CN201020568008.5

    申请日:2010-10-20

    IPC分类号: H04L7/00

    摘要: 本实用新型涉及一种利用低倍率取样时钟实现数字时钟恢复的电路,它包括FPGA芯片,FPGA芯片内部电路的连接关系为:DLL级联倍频电路的输出,一路与分频器连接,另一路进入边沿检测电路供其使用,检测结果对分频器复位。本实用新型的特点是:利用XILINXFPGA内DLL的倍频功能,生成一个速率为接收数据速率4倍的取样时钟,利用它从接收的异步数据中恢复数据时钟的方法,本设计方法与一般的数字时钟恢复方法相比较,要求较低速率的取样时钟,降低了设计难度。

    一种异步串行数据的远距离传输电路

    公开(公告)号:CN201839287U

    公开(公告)日:2011-05-18

    申请号:CN201020564958.0

    申请日:2010-10-18

    IPC分类号: H04B10/12

    摘要: 本实用新型涉及一种异步串行数据的远距离传输电路。它包括异步数据电平转换芯片、差分曼彻斯特编解码芯片和光信号收发器,所述差分曼彻斯特编解码芯片接收本地时钟信号并分别与异步数据电平转换芯片、光收发器双向连接。本实用新型的特点是:(1)传输距离远、传输速率高以及抗干扰能力强。(2)采用CPLD芯片实现差分曼彻斯特编解码芯片缩短系统开发周期,移植性、扩展性好。(3)CPLD器件价格相对便宜,低成本。(4)不含有直流分量,且有较尖锐的频谱特性,重要的是码型中含有定时信息,有利于时钟提取。

    单片机的I/O接口扩展电路
    19.
    实用新型

    公开(公告)号:CN201820221U

    公开(公告)日:2011-05-04

    申请号:CN201020566778.6

    申请日:2010-10-19

    IPC分类号: G06F13/40

    摘要: 本实用新型涉及一种用于单片机的I/O接口扩展电路,它包括单片机MCU、集成芯片D,单片机MCU的五个I/O端口INY0、INY1、INY2、INY3、INY4分别与数块集成芯片上设有的端口D1、D2、D3、D4连接,单片机MCU的I/O端口STB分别与数块集成芯片D上设有的STB端口连接,单片机 MCU的三个I/O端口addrA、addrB、addrC分别与数块集成芯片D上设有的addrA端口、addrB端口、addrC端口连接作为集成芯片D的地址线,数块集成芯片D上分别设有的D0端口、D1端口、D2端口、D3口、D4端口、D5端口、D6端口、D7端口分别与外部信号相连。本实用新型的特点是:扩展了单片机的I/O接口。用3位地址信号实现对8个输入端口的逻辑控制。实现了三态输出功能;实现外部信号的并行输入输出功能。可以进行更近一步的扩展,实现拥有64个I/O接口,同时扩展3位地址线,形成对64个I/O接口的位选择。

    walsh序列扩频装置
    20.
    实用新型

    公开(公告)号:CN201577090U

    公开(公告)日:2010-09-08

    申请号:CN200920251322.8

    申请日:2009-12-04

    IPC分类号: H04B1/707 H04J11/00

    摘要: 本实用新型涉及一种用于无线通信系统中使用的walsh序列扩频装置。它包括可编程逻辑器件,还包括控制端口、数据输入端口、数据输出端口,可编程逻辑器件的内部结构为控制器通过控制线与Walsh序列发生器连接;控制端口通过控制总线与控制器连接,数据输入端口及数据输出端口分别与Walsh序列发生器连接。本实用新型的特点是:1、可产生2n/n倍(3≤n≤12)的walsh扩频码,配置简单;2、采用多路并行运算结构,运算迅速,不需要变换码存储器;3、采用可编程逻辑器件实现,结构简单,可靠性高。