MPFSK、2CPFSK、GMSK波形信号发生器的数字逻辑电路

    公开(公告)号:CN103023478A

    公开(公告)日:2013-04-03

    申请号:CN201210515594.0

    申请日:2012-12-05

    IPC分类号: H03K19/00 H03K3/02 H03K7/00

    摘要: 本发明涉及MPFSK、2CPFSK、GMSK波形信号发生器的数字逻辑电路,基于FPGA形成,其特征在于:数字逻辑电路由四个ROM,一个累加器及若干逻辑单元组成,其中与相位累加器相连的两个ROM分别存储正余弦波形,用于GMSK基带信号的产生,另外两个与乘法器相连的ROM同样存储正余弦波形,用于中频载波的调制,通过模式切换开关选择利用FPGA片内资源产生调制波形;优点是:结构简单、占用的逻辑资源少、保证波形的相位连续,复用性好,波形频率可控,可以通过配置端口信号实现多种信号波形的产生,使用灵活特点。

    一种用于短波接收机射频系统控制方法

    公开(公告)号:CN102983873A

    公开(公告)日:2013-03-20

    申请号:CN201210515701.X

    申请日:2012-12-05

    IPC分类号: H04B1/16

    摘要: 本发明涉及一种用于短波接收机射频系统控制方法,以C8051F121单片机为控制内核,通过采用基于时间片轮询方式实现射频系统控制,射频信号由输入端进入低噪声放大器处理后,区分不同频段进入由单片机控制的选通滤波器,之后将信号传送给混频器,方法的步骤包括:1.单片机识别信号频段;2.单片机根据信号频段选通相应的滤波器;3.单片机控制DDS频率合成器产生所需要的本振信号,获得结果:系统可以运行最多64个任务,提高射频控制工作实时性、可靠性及稳定性;降低程序运算量,减轻CPU的运算,降低系统内核RAM空间的数据结构占用量;控制系统结构简单,可移植性高。

    短波选通滤波器
    4.
    发明公开

    公开(公告)号:CN103036520A

    公开(公告)日:2013-04-10

    申请号:CN201210515538.7

    申请日:2012-12-05

    IPC分类号: H03H7/12

    摘要: 本发明涉及一种短波选通滤波器,包括输入端数控开关、输出端数控开关、由五路选通滤波器构成的选通滤波器组、均衡放大器、选通控制器,输入端数控开关和输出端数控开关分别放在选通滤波器组的输入和输出端口处,选通控制器根据接收到信号频段的不同,输出3位控制信号来控制输入端和输出端数控开关,优点:选通控制器通过3位控制信号控制输入端和输出端数控开关,可灵活选择选通滤波器,实现对不同频点的滤波,均衡放大器可以补偿第一选通滤波器对于信号的插损,使通过选通滤波器组的不同频段信号功率大小相同,第一选通滤波器至第五选通滤波器可实现对2~30mHz的短波宽频带范围内的有用信号选择,滤波性能佳。

    一种基于FPGA实现高斯滤波器数字逻辑电路的方法

    公开(公告)号:CN102983838A

    公开(公告)日:2013-03-20

    申请号:CN201210515640.7

    申请日:2012-12-05

    IPC分类号: H03H17/00 G05B19/042

    摘要: 本发明涉及一种基于FPGA实现高斯滤波器数字逻辑电路的方法。本方法是将FIR数字滤波方式的滤波器和基于波形存储滤波方式的滤波器集成在FPGA芯片上,根据不同高斯滤波的要求,通过控制信号选通开关SEL选取滤波的方式,开启对应的滤波器。通过本方法,使高斯滤波器可实现两种滤波方式,一种采用FIR数字滤波器生成高斯滤波的方式,其结构简单,相位线性,性能稳定,输入可以是有幅度的多比特数据,而且通过Load(装载)滤波器的系数可以实现不同性能的高斯滤波器;另一种采用波形存储的滤波方式,通过读取ROM中数据作为输出的频率信号,具有占用的逻辑资源少,速度快,灵活性号,可靠性高且工作稳定等特点,两种方式实现互补,即可满足不同要求的高斯滤波器。

    可配置数字下变频器
    7.
    实用新型

    公开(公告)号:CN202043074U

    公开(公告)日:2011-11-16

    申请号:CN201120097875.X

    申请日:2011-04-06

    IPC分类号: H03D7/16

    摘要: 本实用新型涉及一种可配置数字下变频器,它包括FPGA电路,FPGA电路的内部电路结构为:数字载波生成电路连接乘法器,乘法器连接数字滤波器,地址译码器分别与数字载波生成电路、数字滤波器连接。数字载波生成电路的连接关系为:频率字控制模块、载波字长控制模块、驱动时钟控制模块、计数器并联,CORDIC模块分别与频率字控制模块、载波字长控制模块、驱动时钟控制模块、计数器、D触发器连接。数字滤波器电路的连接关系为:滤波参数配置电路分别与FIR滤波电路、CIC滤波电路连接、FIR滤波电路与CIC滤波电路连接。本实用新型的特点:1、电路简单;2、使用灵活,可以随意配置下变频频率;3、多种处理方式,可以设置滤波器带宽和多种采样率。

    RS编码解码装置
    8.
    实用新型

    公开(公告)号:CN201541254U

    公开(公告)日:2010-08-04

    申请号:CN200920251324.7

    申请日:2009-12-04

    IPC分类号: H03M13/15

    摘要: 本实用新型涉及RS编码解码装置,可编辑逻辑器件的内部结构为控制器通过控制线分别与RS编码器,RS解码器、编码输入存储器、解码输入存储器、编码输出存储器、解码输出存储器连接,控制器根据控制需求进行方式配置与过程控制,编码输入存储器通过数据线依次与RS编码器、编码输出存储器连接,解码输入存储器通过数据线依次与RS解码器、解码器输出存储器连接;控制端口通过控制总线与控制器连接,数据输入端口通过数据总线分别与编码输入存储器、解码输入存储器连接,数据输出端口通过数据总线分别与编码输出存储器、解码输出存储器连接,RS编码器、RS解码器可完成五种码型的RS编码、RS解码。该装置备选码型丰富,可配置为任意GF(2m)(m<5)上的RS码及其截短码,控制方式简单,操作灵活方便;运算快捷;结构简单,可靠性高。

    多MCU信息交换装置
    10.
    实用新型

    公开(公告)号:CN201897790U

    公开(公告)日:2011-07-13

    申请号:CN201020600106.2

    申请日:2010-11-10

    IPC分类号: G06F15/17

    摘要: 本实用新型涉及一种多MCU信息交换装置,该多MCU接口单元通过多MCU总线与命令解析单元连接,由命令解析单元对来自不同MCU的命令进行解析和路由;命令解析单元通过控制线与控制单元连接,控制单元通过控制线与输出数据控制表、中断处理单元、读/写驱动单元连接,读/写驱动单元与数据交换池连接,数据交换池与输出数据控制表连接,将输出的数据映射到输出数据控制表中;输出数据控制表通过多路数据输出总线与多MCU接口单元连接;中断处理单元通过多中断控制线与多MCU接口单元连接。该装置的特点是:可以完成2~5个MCU之间的信息交换,控制方式简单,使用灵活方便;采用专门设计的控制结构,数据交换快捷可控;采用可编程逻辑器件实现,结构简单,可靠性高。