射频识别系统电路仿真模型

    公开(公告)号:CN102184442B

    公开(公告)日:2014-12-31

    申请号:CN201110105225.X

    申请日:2011-04-26

    IPC分类号: G06K19/077

    摘要: 本发明公开了一种射频识别系统电路仿真模型,它包括模拟实际阅读器等效电路,产生100%ASK调制信号的阅读器模拟电路;模拟实际包含标签芯片在内的整张标签卡等效电路的标签卡模拟电路;模拟实际测试副载波负载调制边带深度的PCB板线圈、示波器和频谱分析仪等效电路的感应线圈模拟电路;模拟实际场强测试仪等效电路的场强仪模拟电路。阅读器模拟电路包括100%ASK调制信号产生电路、源阻抗、阅读器天线匹配网络、阅读器线圈天线和阅读器天线阻抗;标签卡模拟电路包括卡上天线电感、寄生电阻、卡片寄生电容、模拟前端电路和数字等效负载;感应线圈模拟电路包括两个感应线圈、线圈电阻和频谱分析仪探头模型;场强仪模拟电路包括线圈电感及其寄生电容和电阻。

    一种文件防插拔写入方法及系统

    公开(公告)号:CN102521077B

    公开(公告)日:2013-12-25

    申请号:CN201110392873.8

    申请日:2011-12-01

    IPC分类号: G06F11/14 G06K17/00

    摘要: 本发明公开了一种文件防插拔写入方法及系统,该方法包括:智能卡上电,系统启动,查询状态机状态,通过状态机的不同状态进行数据恢复、数据写入、备份区数据写入、目标区域写入等过程完成防插拔写入。该系统包括:数据写入单元、数据恢复单元、状态机设计单元和文件备份区设计单元。本发明具有高度的独立性,可应用于各种同类型写入场景,对其他模块的正常工作不造成影响,易于实现且通过在临时区进行数据组合,减少了写入次数,提高了写入效率,同时通过优化状态机,减少了状态机跳转,提高了方法的执行效率。

    一种RFID标签的防冲突电路及其实现方法

    公开(公告)号:CN102411721B

    公开(公告)日:2013-08-07

    申请号:CN201110444128.3

    申请日:2011-12-27

    IPC分类号: G06K19/073

    摘要: 本发明公开了一种RFID标签的防冲突电路及其实现方法。防冲突电路包括UID值、掩膜值和掩膜长度值三个信号输入端,匹配结束信号值、匹配结果值和剩余UID值三个信号输出端,以及控制模块、匹配模块、匹配级选择模块、剩余UID返回模块和计算模块。实现方法为根据掩膜长度值和预设的匹配位数,计算出UID值和掩膜值进行匹配的总级数;以匹配位数为一个基本单位位数,对UID值和掩膜值中均逐次选取一个基本单位位数的值进行多级匹配比对。本发明采用对UID值进行多级匹配的方法,减少了RFID标签的防冲突电路中寄存器使用的数目,不仅节省了芯片电路面积,还减少了寄存器同时翻转的个数,从而大大降低了RFID标签芯片电路的功耗。本发明适用于RFID系统领域。

    RFID标签芯片真随机数产生器

    公开(公告)号:CN102184087A

    公开(公告)日:2011-09-14

    申请号:CN201110103750.8

    申请日:2011-04-25

    IPC分类号: G06F7/58 G06K19/07

    摘要: 本发明公开了一种通用性高、功耗和面积较小,并且能够通过各种随机数性能测试的RFID标签芯片真随机数产生器,它包括高频环形振荡器、采样器、控制器、计数器、种子寄存器和元细胞自动机,所述高频环形振荡器在控制器的控制下产生高频信号,所述高频环形振荡器输出的高频信号经过采样器采样得到种子值,并在计数器的控制下,将所述种子值保存在种子寄存器中,种子寄存器再与元细胞自动机相连接,经过元细胞自动机处理后得到真随机数。所述种子寄存器为32位寄存器,所述元细胞自动机为37级元细胞自动机移位寄存器,所述计数器为32比特的计数器,所述高频环形振荡器为具有RC延迟的高频环形振荡器。

    一种支持单双副载波和高低速率的RFID标签芯片编码电路

    公开(公告)号:CN102567778A

    公开(公告)日:2012-07-11

    申请号:CN201110450409.X

    申请日:2011-12-29

    IPC分类号: G06K19/077

    摘要: 本发明公开了一种支持单双副载波和高低速率的RFID标签芯片编码电路,包括计数器单元、编码模式选择电路、编码状态机、编码输出控制电路和字节编码控制电路,计数器单元接收系统编码时钟信号并输出计数信号给编码模式选择电路,编码模式选择电路分别连接有双速选择信号、单双副载波选择信号及速率选择信号,编码模式选择电路输出用于区别多种编码模式的计数信号给编码状态机,所述编码状态机还接收来自字节编码控制电路的比特信息并输出控制信号给编码输出控制电路,所述编码输出控制电路与RFID标签芯片的模拟前端连接。本发明采用一个编码电路支持多种编码模式,节省了芯片面积、降低了系统功耗,电路结构简单、稳定性高并且便于维护。

    一种RFID标签的防冲突电路及其实现方法

    公开(公告)号:CN102411721A

    公开(公告)日:2012-04-11

    申请号:CN201110444128.3

    申请日:2011-12-27

    IPC分类号: G06K19/073

    摘要: 本发明公开了一种RFID标签的防冲突电路及其实现方法。防冲突电路包括UID值、掩膜值和掩膜长度值三个信号输入端,匹配结束信号值、匹配结果值和剩余UID值三个信号输出端,以及控制模块、匹配模块、匹配级选择模块、剩余UID返回模块和计算模块。实现方法为根据掩膜长度值和预设的匹配位数,计算出UID值和掩膜值进行匹配的总级数;以匹配位数为一个基本单位位数,对UID值和掩膜值中均逐次选取一个基本单位位数的值进行多级匹配比对。本发明采用对UID值进行多级匹配的方法,减少了RFID标签的防冲突电路中寄存器使用的数目,不仅节省了芯片电路面积,还减少了寄存器同时翻转的个数,从而大大降低了RFID标签芯片电路的功耗。本发明适用于RFID系统领域。

    一种RFID智能卡芯片的RSA协处理器

    公开(公告)号:CN102707924B

    公开(公告)日:2015-06-10

    申请号:CN201210135818.5

    申请日:2012-05-02

    IPC分类号: G06F7/60 G06K19/077

    摘要: 本发明公开了一种RFID智能卡芯片的RSA协处理器,所述RSA协处理器包括用于控制整个RSA加解密流程的主控制单元,所述主控制单元通过控制线分别连接有存储控制单元、预处理单元及模幂运算单元,所述模幂运算单元通过控制线连接有约减处理单元,所述预处理单元、模幂运算单元及约减处理单元连接有一复用逻辑运算单元,所述存储控制单元与所述预处理单元、模幂运算单元及约减处理单元相连并通过外部接口连接至智能卡CPU。本发明RSA协处理器极大的提高了数据处理效率,减轻了智能卡CPU的数据处理压力,满足智能卡芯片RSA加解密算法的效率和稳定性要求。

    一种用于挖掘RFID数据孤立点的方法

    公开(公告)号:CN102708172B

    公开(公告)日:2014-04-23

    申请号:CN201210134916.7

    申请日:2012-05-02

    IPC分类号: G06F17/30

    摘要: 本发明公开了一种用于挖掘RFID数据孤立点的方法,该方法步骤包括首先从中间件获取原始RFID数据,然后对获取的原始RFID数据进行聚类后压缩,还有通过RFID读取特征,使压缩后的原始RFID数据以三元组方式作为RFID数据点在读取特征向量空间进行RFID数据孤立点的挖掘,最后采用基于权值的反向最近邻算法对RFID数据点进行数据处理,进而输出RFID数据孤立点。通过使用本发明能够大大减少数据的规模以及提高数据处理的效率,而且大大提高识别RIFD数据孤立点的精确度,特别对边界点有着良好的检测效果。本发明作为一种用于挖掘RFID数据孤立点的方法广泛应用在射频识别领域中。

    一种用于挖掘RFID数据孤立点的方法

    公开(公告)号:CN102708172A

    公开(公告)日:2012-10-03

    申请号:CN201210134916.7

    申请日:2012-05-02

    IPC分类号: G06F17/30

    摘要: 本发明公开了一种用于挖掘RFID数据孤立点的方法,该方法步骤包括首先从中间件获取原始RFID数据,然后对获取的原始RFID数据进行聚类后压缩,还有通过RFID读取特征,使压缩后的原始RFID数据以三元组方式作为RFID数据点在读取特征向量空间进行RFID数据孤立点的挖掘,最后采用基于权值的反向最近邻算法对RFID数据点进行数据处理,进而输出RFID数据孤立点。通过使用本发明能够大大减少数据的规模以及提高数据处理的效率,而且大大提高识别RIFD数据孤立点的精确度,特别对边界点有着良好的检测效果。本发明作为一种用于挖掘RFID数据孤立点的方法广泛应用在射频识别领域中。

    一种RFID智能卡芯片的RSA协处理器

    公开(公告)号:CN102707924A

    公开(公告)日:2012-10-03

    申请号:CN201210135818.5

    申请日:2012-05-02

    IPC分类号: G06F7/60 G06K19/077

    摘要: 本发明公开了一种RFID智能卡芯片的RSA协处理器,所述RSA协处理器包括用于控制整个RSA加解密流程的主控制单元,所述主控制单元通过控制线分别连接有存储控制单元、预处理单元及模幂运算单元,所述模幂运算单元通过控制线连接有约减处理单元,所述预处理单元、模幂运算单元及约减处理单元连接有一复用逻辑运算单元,所述存储控制单元与所述预处理单元、模幂运算单元及约减处理单元相连并通过外部接口连接至智能卡CPU。本发明RSA协处理器极大的提高了数据处理效率,减轻了智能卡CPU的数据处理压力,满足智能卡芯片RSA加解密算法的效率和稳定性要求。