-
公开(公告)号：CN112860489A
公开(公告)日：2021-05-28
申请号：CN202110193450.7
申请日：2021-02-20
Applicant: 杭州迪普科技股份有限公司
IPC: G06F11/14 , G06F16/23 , G06F16/215
Abstract: 本公开涉及一种基于虚拟交换矩阵的设备配置恢复方法、装置、电子设备及计算机可读介质。该方法包括：虚拟交换矩阵中设备的系统启动时，对其单板下发默认配置；在文件系统稳定后，基于用户态读取预设数据库中的接口索引信息；解析所述接口索引信息以确定端口属性；基于所述端口属性调整所述默认配置以进行所述设备的系统启动配置恢复。本公开涉及的基于虚拟交换矩阵的设备配置恢复方法、装置、电子设备及计算机可读介质，能够快速准确的进行虚拟交换矩阵中设备的恢复，提高级联接口配置恢复的成功率，方便维护和二次开发。
-
公开(公告)号：CN112835646A
公开(公告)日：2021-05-25
申请号：CN202110193460.0
申请日：2021-02-20
Applicant: 杭州迪普科技股份有限公司
IPC: G06F9/445 , G06F9/4401 , G06F16/22 , G06F16/25
Abstract: 本公开涉及一种基于虚拟交换矩阵的设备配置恢复方法、装置、电子设备及计算机可读介质。该方法包括：虚拟交换矩阵中设备运行过程中单板拔出时，删除所述单板的槽位信息，保留所述单板的第一单板信息和接口索引信息；在所述设备中存在单板插入时，获取插入的单板的第二单板信息；在第一单板信息和所述第二单板信息一致时，基于所述接口索引信息进行所述插入的单板的配置恢复。本公开涉及的基于虚拟交换矩阵的设备配置恢复方法、装置、电子设备及计算机可读介质，能够快速准确的进行虚拟交换矩阵中设备的恢复，提高级联接口配置恢复的成功率，方便维护和二次开发。
-
公开(公告)号：CN111338700A
公开(公告)日：2020-06-26
申请号：CN202010112379.0
申请日：2020-02-24
Applicant: 杭州迪普科技股份有限公司
IPC: G06F9/4401 , G06F13/42
Abstract: 本公开提供了一种加载FPGA版本的方法及装置、存储介质，其中，所述方法包括：在内核系统启动后，将与中央处理器连接的指定芯片上的第一管脚和第二管脚配置为输出信号有效的模式；调整所述第一管脚和所述第二管脚的输出电平，控制FPGA芯片设备上与所述第一管脚和所述第二管脚分别对应的第三管脚和第四管脚进行工作，加载FPGA基础版本后，使得所述FPGA芯片设备与所述中央处理器之间的高速串行计算机扩展总线标准PCIE链路处于连接状态；在所述PCIE链路处于连接状态之后，检测所述内核系统中是否已经存在所述FPGA芯片设备，获得检测结果；根据所述检测结果，至少执行重新扫描所述FPGA芯片设备的扫描操作。本公开提高了通过PCIE总线加载FPGA版本的稳定性。
-
公开(公告)号：CN107015942B
公开(公告)日：2020-04-03
申请号：CN201710179363.X
申请日：2017-03-23
Applicant: 杭州迪普科技股份有限公司
IPC: G06F15/173
Abstract: 本申请提供一种多核CPU发包的方法及装置，应用于基于SMP架构的网络设备，所述方法包括：为多核CPU的各CPU静态分配唯一的下行内部通道；接收到所述转发芯片上送的报文时，提取该报文的报文特征；基于提取到的所述报文特征为所述报文分配目标CPU，并将该报文发送至所述目标CPU，以由所述目标CPU对该报文进行处理，并在处理完成后通过为所述目标CPU分配的下行内部通道向所述转发芯片返回处理结果。本申请实施例解决了相关技术中，CPU根据多个下行内部通道向转发芯片返回处理结果，而多个下行内部通道的接口的处理时延不同，导致报文乱序的问题。
-
公开(公告)号：CN110890989A
公开(公告)日：2020-03-17
申请号：CN201911222269.3
申请日：2019-12-03
Applicant: 杭州迪普科技股份有限公司
Abstract: 本说明书提供一种通道连接方法及装置，其中方法包括：在等待连接状态下，当接收待连接板发送的请求心跳报文时，将当前的等待连接状态切换为接收请求状态；向所述待连接板发送响应心跳报文；接收所述待连接板发送的稳态报文，并将所述接收请求状态切换为稳态，建立与所述待连接板之间的通道；通过建立的所述通道，向所述待连接板发送响应稳态报文。该方法对机框的各个通道的连接进行统一管理，降低了管理复杂性，提高了管理效率。
-
Patent Agency Ranking
公开(公告)号：CN110677358A
公开(公告)日：2020-01-10
申请号：CN201910913481.8
申请日：2019-09-25
Applicant: 杭州迪普科技股份有限公司
IPC: H04L12/935
Abstract: 本申请提供一种报文处理方法及一种网络设备。所述方法应用于网络设备，所述网络设备包括网络控制器、CPU和至少两个通信接口，每个通信接口均配置有独立的发包队列，所述方法包括：CPU根据已处理报文的信息，将所述已处理报文添加到一条或多条发包队列中；网络控制器监控各发包队列中是否存在已处理报文；当存在已处理报文时，网络控制器提取发包队列中的已处理报文，并通过所述发包队列对应的通信接口将所述已处理报文发送。通过使每个通信接口和CPU之间都使用单独的一发包队列进行报文传输，以解决当一个通信接口出现堵塞时，影响所有通信接口和CPU的报文传输，提高了网络的稳定性。
-
公开(公告)号：CN107015942A
公开(公告)日：2017-08-04
申请号：CN201710179363.X
申请日：2017-03-23
Applicant: 杭州迪普科技股份有限公司
IPC: G06F15/173
Abstract: 本申请提供一种多核CPU发包的方法及装置，应用于基于SMP架构的网络设备，所述方法包括：为多核CPU的各CPU静态分配唯一的下行内部通道；接收到所述转发芯片上送的报文时，提取该报文的报文特征；基于提取到的所述报文特征为所述报文分配目标CPU，并将该报文发送至所述目标CPU，以由所述目标CPU对该报文进行处理，并在处理完成后通过为所述目标CPU分配的下行内部通道向所述转发芯片返回处理结果。本申请实施例解决了相关技术中，CPU根据多个下行内部通道向转发芯片返回处理结果，而多个下行内部通道的接口的处理时延不同，导致报文乱序的问题。
-
公开(公告)号：CN111124514B
公开(公告)日：2023-03-28
申请号：CN201911318957.X
申请日：2019-12-19
Applicant: 杭州迪普科技股份有限公司
IPC: G06F9/4401 , G06F9/445 , G06F8/71
Abstract: 本申请提供一种框式设备业务板松耦合的实现方法、系统及框式设备，所述框式设备至少包括：主控板、业务板，方法包括：主控板在重启之后检测到耦合标志位由第一值变更为第二值时，将业务板所在槽位的单板类型初始化为接口板，并将业务板的交换芯片上与该业务板的CPU相连的物理接口注册为面板口；业务板在重启之后检测到耦合标志位由第一值变更为第二值时，将该业务板的CPU上与该业务板的交换芯片相连的物理接口注册为面板口。应用该方法，可以使得框式设备中业务板的耦合模式从紧耦合模式变更为松耦合模式。
-
公开(公告)号：CN112751787B
公开(公告)日：2022-04-26
申请号：CN202011613529.2
申请日：2020-12-30
Applicant: 杭州迪普科技股份有限公司
Abstract: 本说明书提供一种机框式设备，将每个接口板卡与每个业务板卡通过端口直接相连，使得每个接口板卡与每个业务板卡之间都配置有唯一确定的数据链路。当任一业务板卡基于报文转发规则向任一接口板卡转发报文时，使用该任一业务板卡与该任一接口板卡之间的数据链路；任一接口板卡基于报文转发规则向任一业务板卡转发报文时，使用该任一接口板卡与该任一业务板卡之间的数据链路。由于任一接口板卡与任一业务板卡相互转发报文时，无需经过交换网板，通过唯一确定的数据链路即可完成报文的转发，因此提高了接口板卡与业务板卡之间的数据交互效率，降低了接口板卡与业务板卡之间数据交互时延。
-
公开(公告)号：CN112751787A
公开(公告)日：2021-05-04
申请号：CN202011613529.2
申请日：2020-12-30
Applicant: 杭州迪普科技股份有限公司
IPC: H04L12/931 , H04L12/947
Abstract: 本说明书提供一种机框式设备，将每个接口板卡与每个业务板卡通过端口直接相连，使得每个接口板卡与每个业务板卡之间都配置有唯一确定的数据链路。当任一业务板卡基于报文转发规则向任一接口板卡转发报文时，使用该任一业务板卡与该任一接口板卡之间的数据链路；任一接口板卡基于报文转发规则向任一业务板卡转发报文时，使用该任一接口板卡与该任一业务板卡之间的数据链路。由于任一接口板卡与任一业务板卡相互转发报文时，无需经过交换网板，通过唯一确定的数据链路即可完成报文的转发，因此提高了接口板卡与业务板卡之间的数据交互效率，降低了接口板卡与业务板卡之间数据交互时延。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.03 seconds)
