-
公开(公告)号：CN116860694A
公开(公告)日：2023-10-10
申请号：CN202310932689.0
申请日：2023-07-26
Applicant: 杭州迪普科技股份有限公司
IPC: G06F15/173
Abstract: 本公开涉及一种用于多路CPU架构的报文处理方法、装置及设备。该方法包括：报文处理设备获取待处理的正向报文，所述报文处理设备为多路CPU架构；所述正向报文通过报文处理设备中多路CPU中的一个CPU对应的网卡接口输入到所述CPU；所述CPU对所述正向报文进行数据业务处理，生成处理结果；根据处理结果和接口对应关系表确定正向报文传输路径；将数据业务处理之后的正向报文通过所述正向报文传输路径发送出去。本申请涉及的用于多路CPU架构的报文处理方法、装置及设备，能够显著减少报文跨芯片发出去情况，显著减少硬件内存存取时跨CPU网卡节点访问情况，提升报文处理速度和效率。
-
公开(公告)号：CN110505161B
公开(公告)日：2023-01-24
申请号：CN201910904680.2
申请日：2019-09-24
Applicant: 杭州迪普科技股份有限公司
Abstract: 本申请公开了一种报文处理方法及设备。所述方法应用于包括多核CPU、现场可编程门阵列FPGA芯片的设备，包括：FPGA芯片通过自身的以太网口接收待处理报文，所述待处理报文中添加有备注信息；基于FPGA芯片内置的报文分析逻辑，从所述待处理报文中分析提取出五元组信息；根据提取出的五元组信息，确定匹配于所述待处理报文的报文接收队列，作为目标报文接收队列；将所述待处理报文添加到所述目标报文接收队列，以使对应目标报文接收队列的CPU核心收取所述待处理报文。与现有技术相比，多核CPU在接收无法正确识别五元组信息的报文时，仍可以发挥多核CPU并行处理的优势。
-
公开(公告)号：CN111510336B
公开(公告)日：2022-11-25
申请号：CN202010327743.5
申请日：2020-04-23
Applicant: 杭州迪普科技股份有限公司
IPC: H04L41/04 , H04L41/0803 , H04L49/00
Abstract: 本申请提供了一种网络设备状态管理方法及装置。本申请中，网络设备配置有一个VSM状态机，该VSM状态机具有如下多种状态：初始化状态、等待连接状态、等待建立VSM状态、主设备建立状态和从设备建立状态，通过按照一定的规则对该VSM状态机的多种状态进行调整可以实现VSM的建立。相比在网络设备中配置多个相互关联的状态机来建立VSM的方法，本申请提供的方法所需的程序结构更为简单，且更易于后续维护和扩展。
-
公开(公告)号：CN111338700B
公开(公告)日：2022-11-25
申请号：CN202010112379.0
申请日：2020-02-24
Applicant: 杭州迪普科技股份有限公司
IPC: G06F9/4401 , G06F13/42
Abstract: 本公开提供了一种加载FPGA版本的方法及装置、存储介质，其中，所述方法包括：在内核系统启动后，将与中央处理器连接的指定芯片上的第一管脚和第二管脚配置为输出信号有效的模式；调整所述第一管脚和所述第二管脚的输出电平，控制FPGA芯片设备上与所述第一管脚和所述第二管脚分别对应的第三管脚和第四管脚进行工作，加载FPGA基础版本后，使得所述FPGA芯片设备与所述中央处理器之间的高速串行计算机扩展总线标准PCIE链路处于连接状态；在所述PCIE链路处于连接状态之后，检测所述内核系统中是否已经存在所述FPGA芯片设备，获得检测结果；根据所述检测结果，至少执行重新扫描所述FPGA芯片设备的扫描操作。本公开提高了通过PCIE总线加载FPGA版本的稳定性。
-
公开(公告)号：CN110505161A
公开(公告)日：2019-11-26
申请号：CN201910904680.2
申请日：2019-09-24
Applicant: 杭州迪普科技股份有限公司
IPC: H04L12/861 , H04L12/933 , H04L12/935 , G06F9/50
Abstract: 本申请公开了一种报文处理方法及设备。所述方法应用于包括多核CPU、现场可编程门阵列FPGA芯片的设备，包括：FPGA芯片通过自身的以太网口接收待处理报文，所述待处理报文中添加有备注信息；基于FPGA芯片内置的报文分析逻辑，从所述待处理报文中分析提取出五元组信息；根据提取出的五元组信息，确定匹配于所述待处理报文的报文接收队列，作为目标报文接收队列；将所述待处理报文添加到所述目标报文接收队列，以使对应目标报文接收队列的CPU核心收取所述待处理报文。与现有技术相比，多核CPU在接收无法正确识别五元组信息的报文时，仍可以发挥多核CPU并行处理的优势。
-
Patent Agency Ranking
公开(公告)号：CN105939293B
公开(公告)日：2019-01-22
申请号：CN201610044885.4
申请日：2016-01-22
Applicant: 杭州迪普科技股份有限公司
IPC: H04L12/935 , H04L12/883
Abstract: 本申请提供一种SKB回收方法及装置，所述方法应用在多核网络设备中，所述方法包括：判断预设SKB链表中是否有可用的SKB；确定有可用的SKB时，获取所述可用的SKB；基于所述可用的SKB指向的地址进行报文封装，并构造所述报文的描述符；将所述报文的描述符发送给网络加速模块；当接收到所述网络加速模块针对所述报文的描述符返回的缓存成功消息后，回收所述可用的SKB到所述预设SKB链表中。应用本申请实施例，大大减轻了CPU的处理压力，从而确保CPU正常发包，解决网络设备无法正常发送报文的问题。
-
公开(公告)号：CN107315622A
公开(公告)日：2017-11-03
申请号：CN201710464931.0
申请日：2017-06-19
Applicant: 杭州迪普科技股份有限公司
Abstract: 本申请提供一种缓存管理的方法及装置，应用于搭载Linux系统的网络设备，所述方法包括：目标CPU在处理完成所述套接字缓存的指针指向的内存中的数据包后，回收所述套接字缓存；读取所述套接字缓存的标识字段，确定所述套接字缓存是否为所述目标CPU对应的套接字缓存；其中，所述标识字段携带所述套接字缓存所属的CPU的标识；如果否，基于所述标识字段中的CPU的标识，将所述套接字缓存加入到对应的CPU的所述第二软件队列中；如果是，将所述套接字缓存加入到所述目标CPU对应的所述第一软件队列中。本申请的技术方案，极大地减少了网络设备在对软件队列加锁、解锁过程中产生的系统开销，从而提高了网络设备对数据包的处理性能。
-
公开(公告)号：CN107102822A
公开(公告)日：2017-08-29
申请号：CN201710289082.X
申请日：2017-04-27
Applicant: 杭州迪普科技股份有限公司
Abstract: 本申请提供一种数据回写方法及装置，应用于PCIE设备，所述方法包括：向DMA控制器发送对应于目标数据的DMA请求，然后统计与所述DMA请求对应的数据回写时长；并基于统计出的与所述DMA请求对应的数据回写时长，动态设置向所述DMA控制器发送下一个DMA请求的延时时长。在本申请中，PCIE设备通过根据数据回写时长动态设置向DMA控制器发送下一个DMA请求的延时时长，从而能够随PCIE总线的当前的带宽使用情况动态地调整数据回写速率，解决了当PCIE总线中存在PCIE设备热插拔的情况时，PCI设备在数据回写时出现超时或带宽浪费的问题。
-
公开(公告)号：CN112860489B
公开(公告)日：2024-02-09
申请号：CN202110193450.7
申请日：2021-02-20
Applicant: 杭州迪普科技股份有限公司
IPC: G06F11/14 , G06F16/23 , G06F16/215
Abstract: 本公开涉及一种基于虚拟交换矩阵的设备配置恢复方法、装置、电子设备及计算机可读介质。该方法包括：虚拟交换矩阵中设备的系统启动时，对其单板下发默认配置；在文件系统稳定后，基于用户态读取预设数据库中的接口索引信息；解析所述接口索引信息以确定端口属性；基于所述端口属性调整所述默认配置以进行所述设备的系统启动配置恢复。本公开涉及的基于虚拟交换矩阵的设备配置恢复方法、装置、电子设备及计算机可读介质，能够快速准确的进行虚拟交换矩阵中设备的恢复，提高级联接口配置恢复的成功率，方便维护和二次开发。
-
公开(公告)号：CN113495832A
公开(公告)日：2021-10-12
申请号：CN202010261957.7
申请日：2020-04-05
Applicant: 杭州迪普科技股份有限公司
Abstract: 本公开提供了一种缓存区泄漏检测方法，包括：封装缓冲区池中的每个缓冲区，使得缓冲区的结构体包含使用次数字段以及状态标志字段；基于每个缓冲区使用次数和状态，对应修改对应缓冲区的结构体中使用次数字段以及状态标志字段的值；每隔一个遍历周期遍历获取所述缓冲区池中每个缓冲区的结构体中的使用次数字段及状态标志字段的值；以及比较相邻两次遍历周期所获得每个缓冲区的使用次数字段及状态标志字段的值，将状态标志字段的值为正在使用状态而使用次数字段的值不变的缓冲区判定为处于泄漏状态的缓冲区。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.032 seconds)
