公开(公告)号：CN118175119A

公开(公告)日：2024-06-11

申请号：CN202410205202.3

申请日：2024-02-23

申请人： 深圳鲲云信息科技有限公司

发明人： 袁立杰 ,  蔡权雄 ,  牛昕宇

IPC分类号： H04L49/102 ,  H04L49/111 ,  H04L49/351 ,  H04L49/901 ,  H04L49/9005 ,  H04L61/25 ,  H04L61/09 ,  H04L51/42

摘要： 本发明提供一种用于网络通信的方法及计算设备。所述方法应用于根桥设备上，包括：所述根桥设备将第一应用数据写入至端点设备内存第一地址上；所述根桥设备将所述第一地址存储至端点设备邮箱中，触发所述端点设备邮箱产生第一中断；根桥设备通过所述第一中断，使所述端点设备处理器接收第一应用数据。所述方法同时应用于端点设备上，包括：所述端点设备将第二应用数据写入至端点设备内存第二地址上；所述端点设备将所述第二地址存储至端点设备邮箱中，触发所述端点设备邮箱产生第二中断；端点设备通过所述第二中断，使所述根桥设备处理器接收第二应用数据。根据本发明的技术方案，有效节约了硬件成本，提高了通信效率。

公开(公告)号：CN118158179A

公开(公告)日：2024-06-07

申请号：CN202410153396.7

申请日：2024-02-04

申请人： 中电科思仪科技股份有限公司

发明人： 张艺瀚 ,  周钦山 ,  张峰 ,  张超 ,  杜会文

IPC分类号： H04L49/901 ,  H04L49/90

摘要： 本发明公开了一种信号分析仪数据实时传输系统及方法，属于信息技术领域。本发明包括以下步骤：在软件信号分析部件创建环状数据缓冲区；将环形数据缓冲区映射至硬件采集部件；硬件采集部件开始工作，进行数据采集；硬件采集部件将采集到的数据存储至映射地址；软件信号分析部件从环形数据缓冲区内获取数据；软件信号分析部件获取数据后，修改当前数据指针；不断重复获取数据、修改指针的步骤，直到停止进行数据分析。本发明将软件信号分析部件的数据存储区直接共享给硬件采集部件使用，硬件采集部件通过数据流的方式实时传输数据到分析软件中，无需数据缓存，也不会导致数据采集过程的中断，提高了分析效率。

公开(公告)号：CN117914612A

公开(公告)日：2024-04-19

申请号：CN202410115737.1

申请日：2024-01-26

申请人： 中国工商银行股份有限公司

发明人： 王佳音 ,  蒋晓晶

IPC分类号： H04L9/40 ,  H04L49/901 ,  H04L49/90

摘要： 本公开提供了一种数据处理方法、装置、电子设备和存储介质，可以应用于网络安全技术领域。该数据处理方法包括：在利用虚拟专用网络接收到目标数据包的情况下，获取目标数据包的目标标识信息；将目标标识信息与初始标识信息进行比对，得到标识信息比对结果，其中，初始标识信息是初始数据包的标识信息，初始数据包是虚拟专用网络在目标数据包之前接收到的数据包；在确定标识信息比对结果表征目标标识信息与初始标识信息符合预定条件的情况下，确定目标数据包是与初始数据包为相同分组的数据包；在确定目标数据包与初始数据包为相同分组的数据包的情况下，将目标数据包中的数据存储至目标缓冲区中。

公开(公告)号：CN112041826B

公开(公告)日：2024-03-29

申请号：CN201980026359.7

申请日：2019-09-24

申请人： 谷歌有限责任公司

发明人： 普拉尚特·钱德拉 ,  南迪塔·杜基帕蒂 ,  维陶塔斯·瓦兰丘什

IPC分类号： G06F13/12 ,  G06F13/28 ,  G06F13/38 ,  H04L47/22 ,  H04L47/56 ,  H04L49/901 ,  H04L49/90

摘要： 提供了一种具有业务整形能力的网络接口卡(140)和利用网络接口卡(140)进行网络业务整形的方法。该网络接口卡(140)和方法可以对源自在主机网络设备上实行的一个或多个应用(150a‑c)的业务进行整形。该应用(150a‑c)可以在虚拟机或容器化计算环境中实行。该网络接口卡(140)和方法可以执行或包括几个业务整形机制，包括例如但不限于：延迟的完成机制、时间索引数据结构(130)、分组构建器(142)和存储器管理器(147)。

公开(公告)号：CN114124845B

公开(公告)日：2024-03-19

申请号：CN202111446780.9

申请日：2021-11-30

申请人： 新华三半导体技术有限公司

发明人： 虞雷萌

IPC分类号： H04L47/52 ,  H04L47/625 ,  H04L49/90 ,  H04L49/901

摘要： 本发明实施例提供了一种BD调度方法及装置，涉及网络技术领域，上述方法包括：每个时钟周期，检测物理通道所映射的各个逻辑通道中当前暂存BD的个数最多的逻辑通道；从检测到的逻辑通道中选择一个逻辑通道，作为目标通道；从目标通道中提取预设数量个BD，其中，预设数量为：每一时钟周期内输入各个逻辑通道的BD的总数量。应用本发明实施例提供的方案可以对各个逻辑通道中的BD进行调度，从而防止逻辑通道溢出。

公开(公告)号：CN117640554A

公开(公告)日：2024-03-01

申请号：CN202410078335.9

申请日：2024-01-19

申请人： 广东工业大学

发明人： 尹秀文

IPC分类号： H04L49/9047 ,  H04L49/901 ,  H04W4/44 ,  H04W28/14 ,  G06F12/0893

摘要： 本发明公开了一种路侧设备的缓存数据调度方法与系统，包括，根据路侧环境自适应确定数据分类的数据尺寸阈值，根据数据的尺寸和紧急性等级划分数据类型；根据目标车辆覆盖率要求确定当前路侧环境紧急类数据的调度间隔基数，根据数据紧急性等级对调度间隔基数进行加权计算，获得数据的调度间隔阈值；将分类后的数据存储在缓存器中，对缓存器缓存的数据进行划分获得大尺寸数据调度组和小尺寸数据调度组；根据调度间隔阈值优先调度紧急类数据，在空闲时调度非紧急类数据，并将调度组的调度结果传输至双模通信模块进行数据分发。本发明实现了缓存数据调度的低计算复杂度和低冗余调度率。

公开(公告)号：CN117478625A

公开(公告)日：2024-01-30

申请号：CN202311230216.2

申请日：2023-09-22

申请人： 浙江大学

发明人： 赵新奎 ,  占羽淳 ,  胡鹏 ,  陈振乾 ,  尹建伟

IPC分类号： H04L49/901 ,  H04L49/9005 ,  H04L49/00 ,  H04L49/9057 ,  H04L67/1074 ,  H04L67/12

摘要： 本发明公开了一种基于vmfunc的高性能Unikernel虚拟机通信方法：构建Unikernel虚拟机，包括uk1与uk2，启动Unikernel虚拟机并初始化，以及为Unikernel虚拟机分配EPTP Index；uk2开始监听连接请求，uk1向uk2发起一次连接请求，uk2接收来自uk1的连接请求，并清空连接信息，双方进入数据传输阶段；uk1将待传输数据d划分为n个块，并准备好内存指针；uk1将待传输数据d中第一个块分别装入CPU的通用寄存器，使用vmfunc指令将内存视图跳转至uk2，将通用寄存器的值分别移至uk2；如此循环将n个块移至uk2；完成一次传输；循环进行上述步骤来进行下一个数据的传输。可以有效降低了Unikernel网络通信所带来的高额开销与通信延迟，实现了Unikernel间大型数据的高效传输。

公开(公告)号：CN117155883B

公开(公告)日：2024-01-30

申请号：CN202311428974.5

申请日：2023-10-31

申请人： 国网湖北省电力有限公司电力科学研究院 ,  国网湖北省电力有限公司

发明人： 刘畅 ,  金石 ,  洪悦 ,  王晋 ,  刘畅 ,  王捷 ,  田里 ,  周亮 ,  喻潇 ,  徐江珮 ,  龙凤

IPC分类号： H04L49/90 ,  H04L49/901 ,  H04J3/06

摘要： 本申请涉及一种实现报文定时发送的TSN网卡装置、方法及介质，方法包括以下步骤：开启Linux内核ETF排队规则和网卡定时发送功能；把数据包的发送时间txtime写入socket控制信息cmsg中，连同数据包一起传入Linux内核；Linux内核收到带发送时间的数据包后，在临近最早发送时间的时候把最早待发数据包发送到网卡驱动程序；网卡驱动程序收到带发送时间的待发数据包后，提取数据包内存地址信息和数据包发送时间，再次驱动DMA引擎把待发数据包搬到网卡数据包SRAM中；网卡发送引擎等待网卡硬件时钟的时间超过了数据包发送时间，就把待发数据包从网卡数据包SRAM中发送出去。本申请可以准确实现报文的硬定时发送，降低了报文在网卡处的发送抖动。

公开(公告)号：CN117376268A

公开(公告)日：2024-01-09

申请号：CN202311345078.2

申请日：2023-10-17

申请人： 中国电信股份有限公司技术创新中心 ,  中国电信股份有限公司

发明人： 朱万意 ,  林宝洪 ,  刘艺 ,  高深 ,  黄志兰

IPC分类号： H04L47/2441 ,  H04L49/111 ,  H04L49/901

摘要： 本申请涉及一种数据包处理方法、装置、计算机设备和存储介质。所述方法包括：接收无线通信网卡上传的待处理数据包；根据当前时刻的期望包序和待处理数据包的实际包序，确定待处理数据包的数据包类型；其中，数据包类型为顺序数据包或乱序数据包；根据数据包类型，确定待处理数据包在缓冲器中的目标写入位置，并根据目标写入位置将待处理数据包写入缓冲器。本申请防止当大量的乱序数据包在无线通信网卡中发生数据堵塞的现象，保证了待处理数据包的正常分发与处理。

公开(公告)号：CN112352403B

公开(公告)日：2023-12-19

申请号：CN201980039855.6

申请日：2019-06-24

申请人： WAGO管理有限责任公司

发明人： 丹尼尔·杰罗尔姆 ,  弗兰克·夸克纳克

IPC分类号： H04L49/901 ,  H04L49/9047

摘要： 示出一种具有数据输入端、数据输出端、第一缓冲器、第二缓冲器和控制逻辑电路的设备。所述控制逻辑电路设计成，将通过数据输入端接收的数据包导向至第一缓冲器或者第二缓冲器并且标记为有效的或无效的并且从第一缓冲器或第二缓冲器提供要通过数据输出端输出的数据包。控制逻辑电路还设计成，当在开始读出的时间点将数据包写入第一缓冲器时，从第一缓冲器提供要通过数据输出端输出的数据包，当在开始读出的时间点将数据包写入第二缓冲器时，从第二缓冲器提供数据包，并且如果在开始读出时没有数据包写入缓冲器，则从具有最新的有效的数据包的缓冲器提供数据包。