公开(公告)号：CN118939447A

公开(公告)日：2024-11-12

申请号：CN202410553262.4

申请日：2024-05-07

申请人： 诺基亚通信公司

发明人： P·K·杜塔

IPC分类号： G06F9/54 ,  G06F12/0802 ,  G06F12/0877 ,  G06F12/0893

摘要： 本文提出了用于支持处理器高速缓存的操作的各种示例实施例。用于支持处理器高速缓存的操作的各种示例实施例可以被配置为基于占用状态信息来支持N路集合关联高速缓存的操作。用于支持N路集合关联高速缓存的操作的各种示例实施例可以被配置为基于占用状态信息来支持N路集合关联高速缓存的操作，其中该占用状态信息可以被用于支持N路集合关联高速缓存上的更高效的存储器操作。用于基于占用状态信息来支持N路集合关联高速缓存的操作的各种示例实施例可以被配置为保持N路集合关联高速缓存的集合的占用状态信息，以支持N路集合关联高速缓存上的更高效的存储器操作，包括写入操作和读取操作。

公开(公告)号：CN118467486A

公开(公告)日：2024-08-09

申请号：CN202410439578.0

申请日：2024-04-12

申请人： 华能信息技术有限公司

发明人： 梁腾翔 ,  王灿 ,  刘晓雨 ,  吕英良 ,  包建立 ,  李勇 ,  黄善奇 ,  程伟 ,  李振明 ,  林东煦

IPC分类号： G06F16/18 ,  G06F16/172 ,  G06F12/0893 ,  G06F18/24

摘要： 本发明提供一种基于缓存机制的日志采集方法，属于数据缓存技术领域，包括：建立数据特征‑缓存位置映射表，其中，所述数据特征‑缓存位置映射表包含不同目标数据的数据特征以及对应数据特征的缓存位置；获取若干待缓存数据，并基于所述数据特征‑缓存位置映射表将每个待缓存数据缓存至对应的缓存位置，对缓存后的数据进行锁定；获取预设缓存策略，并基于预设缓存策略对每个锁定数据进行初步校对以及更新；对更新后的数据进行数据过滤生成日志。通过建立数据特征‑缓存位置映射表确定缓存数据的缓存位置，对缓存后数据进行锁定，通过缓存策略对锁定数据进行校对以及更新并进行数据过滤，保证了日志采集的准确性以及稳定性。

公开(公告)号：CN117349199B

公开(公告)日：2024-07-23

申请号：CN202311634783.4

申请日：2023-11-30

申请人： 摩尔线程智能科技(北京)有限责任公司

发明人： 请求不公布姓名 ,  请求不公布姓名 ,  请求不公布姓名 ,  请求不公布姓名

IPC分类号： G06F12/123 ,  G06F12/0893

摘要： 本公开涉及存储管理技术领域，尤其涉及一种缓存管理装置及系统。该装置用于对存储区域中的多个数据块进行管理控制，每个数据块中包括多个缓存行，装置包括：至少一个控制中心模块、多个控制模块，各控制中心模块用于控制对应的至少一个控制模块，各控制模块用于控制对应的一个数据块；各控制中心模块根据接收到的访问申请生成第一请求，并将带有缓存行标签的第一请求广播至所控制的各控制模块；各控制模块中的命中测试单元，用于根据接收到的第一请求对所控制的数据块进行缓存行的命中测试，并将测试结果返回控制中心模块；控制中心模块，还用于根据控制模块返回的测试结果生成总结果。在增加缓存存储容量的同时减少命中测试所需的时间。

公开(公告)号：CN118331897A

公开(公告)日：2024-07-12

申请号：CN202410458359.7

申请日：2024-04-16

申请人： 格兰菲智能科技股份有限公司

发明人： 李磊 ,  武凤霞

IPC分类号： G06F12/10 ,  G06F12/109 ,  G06F12/0893 ,  G06F9/30

摘要： 本申请涉及一种操作指令处理方法、装置、计算机设备、存储介质和计算机程序产品。所述方法包括：接收操作指令；对操作指令进行处理，得到初始操作请求对应的多个数据通道以及各数据通道对应的虚拟地址；对各数据通道对应的虚拟地址进行对齐调整，得到调整后的虚拟地址；基于调整后相同的虚拟地址，合并对应的数据通道，得到与相同的虚拟地址数量相等的数据通道信息集合；根据数据通道与缓存储存位置的映射关系，对各数据通道信息集合进行处理，得到与数据通道信息集合数量相等的目标操作请求；根据各目标操作请求向缓存发送对应的读写请求。采用本方法能够降低了访问缓存的数据流量。

公开(公告)号：CN118245275A

公开(公告)日：2024-06-25

申请号：CN202310487048.9

申请日：2023-05-04

申请人： 谷歌有限责任公司

发明人： 乔纳森·查尔斯·马斯特斯

IPC分类号： G06F11/14 ,  G06F12/0893 ,  G06F21/60

摘要： 这里一般公开的是一种使数据安全的方法。所述方法可能包括遇到指向第一存储器位置的指针，并基于所述指针确定所述第一存储器位置正在存储敏感数据。所述方法可能进一步包括响应于确定所述第一存储器位置存储敏感数据而自动地将所述敏感数据复制到安全存储器位置。

公开(公告)号：CN117909258A

公开(公告)日：2024-04-19

申请号：CN202410308803.7

申请日：2024-03-18

申请人： 北京开源芯片研究院

发明人： 张传奇

IPC分类号： G06F12/0893 ,  G06F12/0871

摘要： 本申请提供了一种处理器缓存的优化方法、装置、电子设备及存储介质，涉及计算机技术领域，包括：将每个分区作为虚拟处理器缓存，再使用预设分配方法，获取每个分区中计划为应用程序分配的第一目标片区，并统计每个第一目标片区中发生缓存命中历史事件的第一次数，然后使用预设分配方法，获取物理处理器缓存中计划为应用程序分配的第二目标片区，并获取第二目标片区中发生缓存命中历史事件的第二次数，在第一次数之和大于第二次数的情况下，为应用程序分配第一目标片区，则可以判断相较于在先技术，为应用程序分配第一目标片区，使得缓存命中的出现次数更多，解决了在先技术中缓存命中的出现次数少的问题。

公开(公告)号：CN117312190A

公开(公告)日：2023-12-29

申请号：CN202310714858.3

申请日：2023-06-16

申请人： 美光科技公司

发明人： E·孔法洛涅里 ,  P·埃斯特普 ,  S·S·帕夫洛夫斯基 ,  N·德尔加托

IPC分类号： G06F12/0877 ,  G06F12/0893 ,  G06F13/16

摘要： 本公开涉及高速缓存器绕过。描述了与用于高速缓存器绕过的存储器控制器相关的系统、设备和方法。示例存储器控制器可耦合到存储器装置。所述示例存储器控制器可包含高速缓存器，所述高速缓存器包含高速缓存器序列控制器，所述高速缓存器序列控制器被配置成：确定高速缓存器查找操作的给定类型的结果的数量，确定所述数量满足绕过阈值，以及引起绕过所述高速缓存器且存取所述存储器装置的绕过存储器操作的执行。

公开(公告)号：CN112860596B

公开(公告)日：2023-12-22

申请号：CN202110167464.1

申请日：2021-02-07

申请人： 厦门壹普智慧科技有限公司

发明人： 罗闳訚 ,  周志新 ,  何日辉

IPC分类号： G06F12/0802 ,  G06F12/0893 ,  G06N3/063

摘要： 本发明公开了一种神经网络张量处理器的数据流高速缓存装置，包括数据地址映射模块、数据地址生成模块、特征数据SRAM存储器和参数数据SRAM存储器；数据流高速缓存装置外部连接一个大容量的片外存储器和一个神经网络计算模块，片外存储器保存所有的特征数据和参数数据，数据流高速缓存装置用于根据神经网络计算模块正在计算的输出张量的行地址，通过数据地址生成模块、数据地址映射模块生成的特征地址和参数地址，预取对应的特征数据和参数数据并缓存在小容量的特征数据SRAM存储器和参数数据SRAM存储器中。数据流高速缓存装置的一次索引可以输出计算1行输出特征张量所需的大量数据(如几百个字节)，在数据流计算架构下，该装置拥有较高的存储效率。

公开(公告)号：CN117251388A

公开(公告)日：2023-12-19

申请号：CN202311297640.9

申请日：2023-10-08

申请人： 杭州网易竹书信息技术有限公司

发明人： 黄旭盛 ,  孙超

IPC分类号： G06F12/0893 ,  G06F12/0842 ,  G06F12/0844 ,  G06F12/0891

摘要： 本公开实施方式涉及基于缓存的数据处理方法、基于缓存的数据处理装置、存储介质与电子设备，涉及计算机技术领域。所述基于缓存的数据处理方法包括：在接收到待缓存的原始数据时，从所述N个缓存区域中选取可用缓存区域；响应于所述原始数据的当前写入位置到达所述可用缓存区域中第一分区和第二分区的临界位置，获取所述原始数据的写入进度；若所述写入进度指示所述原始数据未写入完成，根据所述写入进度和预先配置的数据写入规则，确定所述原始数据的剩余部分数据对应的存储位置，以完成对所述原始数据的存储。本公开能够根据不同的业务需求定义不同的数据写入规则，以灵活适配不同外部客户端的数据读取需求。

公开(公告)号：CN117234664A

公开(公告)日：2023-12-15

申请号：CN202311204683.8

申请日：2023-09-18

申请人： 平头哥(上海)半导体技术有限公司

发明人： 陈洁君 ,  金哲宾 ,  涂家铭

IPC分类号： G06F9/455 ,  G06F12/0893 ,  G06F12/02

摘要： 本发明提供一种片上存储装置，包括内存模块、终极缓存，其中，终极缓存配置有一个备用内存接口模块，所述备用内存接口配置有：地址过滤模块，用于收集其所在备用内存接口对应的终极缓存对所述内存模块行写操作的地址以获得地址对应的数据页，并对相同数据页进行合并过滤后获得所述内存模块中被该终极缓存进行写操作的脏页；比特位图模块，用于记录根据所述地址过滤模块获得的所述内存模块中的脏页，其包括多个比特位，每个比特位用于记录所述内存模块中的一个数据页是否为脏页，不同比特位用于记录所述内存模块中不同的数据页是否为脏页。本发明中数据页较小，不仅易于维护，且能降低热迁移过程中CPU的解析负担，提高热迁移的性能。