公开(公告)号：CN119967902A

公开(公告)日：2025-05-09

申请号：CN202411509442.9

申请日：2024-10-28

Applicant: 三星电子株式会社

Inventor： 尹承灿 ,  李载泓 ,  梁明 ,  徐康一

IPC: H10D84/85 ,  H10D84/01

Abstract: 提供了堆叠场效应晶体管（FET）装置及相关制造方法。堆叠FET装置包括具有下沟道层和在下沟道层之间的下逸出功金属（WFM）层的下FET。堆叠FET装置包括在下FET的顶部上的上FET。上FET具有上沟道层和在上沟道层之间的上WFM层。此外，堆叠FET装置包括在上WFM层上的绝缘覆盖层。

公开(公告)号：CN119786469A

公开(公告)日：2025-04-08

申请号：CN202411292811.3

申请日：2024-09-14

Applicant: 三星电子株式会社

Inventor： 郑明勋 ,  李载泓 ,  徐康一 ,  尹承灿

IPC: H01L23/48 ,  H01L21/768 ,  H10D64/27 ,  H10D62/17

Abstract: 提供了一种半导体装置和制造半导体装置的方法。所述半导体装置可包括：沟道结构；栅极结构，在沟道结构上；以及栅极接触结构，在栅极结构上，栅极接触结构被配置为接收栅极输入信号，其中，栅极接触结构是栅极结构本身的部分，并且由栅极结构的所述部分形成。

公开(公告)号：CN119653855A

公开(公告)日：2025-03-18

申请号：CN202411275554.2

申请日：2024-09-12

Applicant: 三星电子株式会社

Inventor： 尹承灿 ,  郑明勋 ,  徐康一

IPC: H10D84/85 ,  H10D84/40 ,  H10D62/17

Abstract: 提供了一种半导体器件及其制造方法，该半导体器件包括：通过由第一栅极结构控制的第一沟道结构连接的第一源极/漏极区；以及第二源极/漏极区，分别位于所述第一源极/漏极区上方，通过由第二栅极结构控制的第二沟道结构连接，其中第一沟道结构和第二沟道结构包括不同的材料。

公开(公告)号：CN118899315A

公开(公告)日：2024-11-05

申请号：CN202410548200.4

申请日：2024-05-06

Applicant: 三星电子株式会社

Inventor： 尹承灿 ,  白在职 ,  徐康一

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本发明公开了一种集成电路装置及其制造方法。该集成电路装置可以包括在衬底上的上晶体管。上晶体管可以包括上沟道区。集成电路装置可以进一步包括在衬底和上晶体管之间的下晶体管。下晶体管可以包括下沟道区、包括绝缘材料并且邻近下沟道区的侧表面的栅极间间隔物、以及栅极层。栅极间间隔物可以在下沟道区的侧表面和栅极层之间。

公开(公告)号：CN118866902A

公开(公告)日：2024-10-29

申请号：CN202410496616.6

申请日：2024-04-24

Applicant: 三星电子株式会社

Inventor： 梁明 ,  尹承灿 ,  朴修永 ,  李载泓 ,  徐康一

IPC: H01L27/085 ,  H01L21/8234

Abstract: 提供了集成电路装置及其形成方法。集成电路装置可以包括衬底上的晶体管。晶体管可以包括：彼此间隔开的一对薄半导体层；在所述一对薄半导体层之间的沟道区；在所述一对薄半导体层和所述沟道区上的栅电极；以及栅极绝缘体，将所述栅电极与所述一对薄半导体层和所述沟道区两者分离。沟道区的侧表面可以相对于所述一对薄半导体层的侧表面凹陷，并且可以在所述一对薄半导体层之间限定凹槽。栅极绝缘体的一部分和/或栅电极的一部分可以在凹槽中。

公开(公告)号：CN118538731A

公开(公告)日：2024-08-23

申请号：CN202410184107.X

申请日：2024-02-19

Applicant: 三星电子株式会社

Inventor： 郑明勋 ,  朴判济 ,  白在职 ,  尹承灿 ,  梁明 ,  徐康一

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

Abstract: 提供了3D堆叠的场效应晶体管(3DSFET)器件、半导体器件及其制造方法，该3DSFET器件包括：第一源极/漏极区；第二源极/漏极区，在第一源极/漏极区上方，具有比第一源极/漏极区小的宽度，第二源极/漏极区通过第一隔离结构与第一源极/漏极区隔离；在第一源极/漏极区上的第一接触插塞；在第二源极/漏极区上的第二接触插塞；以及第二隔离结构，在第一接触插塞与第二接触插塞之间，将第二接触插塞与第一接触插塞隔离，其中第二隔离结构与第一隔离结构不同且分离。

公开(公告)号：CN116960157A

公开(公告)日：2023-10-27

申请号：CN202310457143.4

申请日：2023-04-24

Applicant: 三星电子株式会社

Inventor： 洪炳鹤 ,  曹健浩 ,  尹承灿 ,  白在职

IPC: H01L29/10 ,  H01L29/49 ,  H01L27/092 ,  H01L21/8238

Abstract: 提供了一种多堆叠半导体器件，其包括：下场效应晶体管，在下场效应晶体管中下沟道结构由下栅极结构围绕，下栅极结构包括下栅极电介质层、下功函数金属层和下栅极金属图案；以及上场效应晶体管，在上场效应晶体管中上沟道结构由上栅极结构围绕，上栅极结构围绕包括上栅极电介质层、上功函数金属层和上栅极金属图案，其中上沟道结构的沟道宽度小于下沟道结构的沟道宽度，以及其中替代金属栅极(RMG)内间隔物在下沟道结构不与上沟道结构垂直重叠的区域形成在下功函数金属层和上功函数金属层之间。

公开(公告)号：CN115939139A

公开(公告)日：2023-04-07

申请号：CN202211159315.1

申请日：2022-09-22

Applicant: 三星电子株式会社

Inventor： 尹承灿 ,  黄寅灿 ,  曹健浩 ,  任廷爀 ,  洪炳鹤 ,  徐康一 ,  何铭 ,  朴宰贤 ,  M.萨雷米 ,  R.帕克 ,  H.辛卡 ,  河大元

IPC: H01L27/088 ,  H01L21/8234

Abstract: 提供了晶体管器件。一种晶体管器件包括衬底。该晶体管器件包括在衬底上具有下栅极和下沟道区的下晶体管。该晶体管器件包括具有上栅极和上沟道区的上晶体管。下晶体管在上晶体管和衬底之间。晶体管器件包括隔离区，该隔离区将下晶体管的下沟道区与上晶体管的上沟道区分开。此外，下晶体管的下栅极接触上晶体管的上栅极。还提供了形成晶体管器件的相关方法。