-
公开(公告)号：CN118295670A
公开(公告)日：2024-07-05
申请号：CN202410371879.4
申请日：2024-03-29
申请人： 伟乐视讯科技股份有限公司
IPC分类号： G06F8/61 , G06F8/65 , G06F9/4401
摘要： 本发明涉及嵌入式设备系统启动及升级的计算机技术领域，尤其涉及主备系统升级方法、升级装置及计算机可读存储介质。通过在嵌入式系统中，设置启动盘并对启动盘进行分区配置，使得在同一个启动盘中保存两套系统，并保存在不同分区之中，并对第一应用区、第二应用区设定相对的指向值，在启动时根据指向值选择应用区读取启动；在切换系统时，通过修改指向值进行快速切换；并且在迭代升级时也采用仅对一个区域进行升级，另一个区域不升级的方式；通过以上方法，能够使得嵌入式系统在升级出错时，可切换另一套系统启动，防止在升级时，出现升级出错，导致设备砖化，从而使得设备只能返厂维修的问题。
-
公开(公告)号：CN117806418A
公开(公告)日：2024-04-02
申请号：CN202311870665.3
申请日：2023-12-29
申请人： 伟乐视讯科技股份有限公司
摘要： 本发明实施例涉及通讯技术领域，具体涉及时钟同步方法、装置及计算机存储介质，通过高精度时钟晶振和可调节任意时钟产生电路，配合FPGA内部的时钟同步算法，实现了将较差质量输入时钟及数据转换为高质量输出时钟及数据，从而在时钟和数据信号的抖动、眼图质量等指标上能完全满足产品的设计指标要求，且能严格保持输入和输出的同步关系。
-
公开(公告)号：CN114500393B
公开(公告)日：2024-03-15
申请号：CN202111676013.7
申请日：2021-12-31
申请人： 伟乐视讯科技股份有限公司
摘要： 本申请公开了一种MAC一对多个PHY模块的通信方法及通信设备，通信设备至少包括：控制模块，包括至少一个MAC端口，用于通过第一传输速率接收IP数据，区分不同IP数据的特征，根据IP数据的特征确定发送给MAC端口的平均发送速率；第一PHY模块，通过第一传输速率收发IP数据；第二PHY模块，通过第二传输速率收发IP数据，第二传输速率小于或等于第一传输速率；以及适配模块，与控制模块的MAC端口连接，根据IP数据的特征确定IP数据是否发送给第一PHY模块或者第二PHY模块，并对发送或者接收的IP数据进行传输速率的适配。本申请实现一个MAC端口支持多个不同速率的PHY模块，减少MAC端口的占用，提高硬件兼容性。
-
公开(公告)号：CN115622958B
公开(公告)日：2023-06-27
申请号：CN202211261363.1
申请日：2022-10-14
申请人： 伟乐视讯科技股份有限公司
IPC分类号： H04L49/109 , H04L49/90 , H04L61/2557 , H04L101/622
摘要： 本发明涉及网络通信领域，具体公开了一种ZYNQ系统及虚拟MAC实现方法，所述ZYNQ系统包括FPGA芯片、ARM处理器、DDR存储器及多个PHY收发器；多个所述PHY收发器，用于发送和接收数据包，并与FPGA芯片进行交互；所述DDR存储器，规划有读缓存区域和写缓存区域；所述ARM处理器，包含虚拟MAC模块和内核协议栈，在接收数据包时，虚拟MAC模块读取FPGA芯片的信息记录，从DDR存储器的读缓存区域拷贝数据包，并送往内核协议栈；在发送数据包时，内核协议栈主动下发数据包，虚拟MAC模块将数据包拷贝到DDR存储区内的写缓存区域，并将数据包的信息写入到FPGA芯片；本发明能够通过FPGA芯片与ARM处理器的协作，以低成本的方式实现了高效、稳定的MAC处理链路，整个系统的可移植性高，可维护性强。
-
公开(公告)号：CN109862442B
公开(公告)日：2022-05-17
申请号：CN201910132521.5
申请日：2019-02-22
申请人： 伟乐视讯科技股份有限公司
IPC分类号： H04N21/845 , H04N21/231 , H04N21/234 , H04N21/233 , H04N21/433 , H04N21/4335 , H04N21/439 , H04N21/44
摘要： 本发明涉及IP传输技术领域，具体公开了一种基于IP传输的输入流处理方法及处理装置，包括，将输入流的时间片长度调整为预设长度时间片，获得预设长度时间片的平均码率△Ri；逐次缩小预设长度时间片的时间长度，并同时监测预设长度时间片的平均码率△Ri的波动；若当前时间长度的预设长度时间片的平均码率△Ri的波动超过预设阈值时，停止缩小预设长度时间片的时间长度，并将上一时间长度的预设长度时间片设定为最小稳定时间片；根据输入流的基本特性和最小稳定时间片调整通道缓存空间，本发明能够提供一种匹配补偿的通道码率分配机制，在有限的空间内，做到合理的空间分配，很好的还原编码器的码率，确保解码端能够稳定、可靠的进行音视频解码。
-
公开(公告)号：CN114024553A
公开(公告)日：2022-02-08
申请号：CN202111146690.8
申请日：2021-09-28
申请人： 伟乐视讯科技股份有限公司
IPC分类号： H04B1/00
摘要： 本申请公开了一种多通道基带至射频的上变频方法、系统及电子设备，所述方法采用多通道分支对待处理信号进行并行处理，将待处理信号经多级上变频及插值滤波，并在上变频过程中设计多相合路结构，从而获得目标信号进行输出。通过将待处理信号进行多通道并行处理，经多级上变频、多相插值滤波及多相合路的算法和结构设计，将传统复杂的上变频算法进行结构上的优化，从而降低上变频算法所占用的系统的资源使用量，可以提高系统的运行速度并降低系统对硬件的要求。
-
公开(公告)号：CN113596515A
公开(公告)日：2021-11-02
申请号：CN202110915719.8
申请日：2021-08-10
申请人： 伟乐视讯科技股份有限公司
IPC分类号： H04N21/231 , H04N21/24 , H04N21/433 , H04N21/442 , H04N21/643
摘要： 本发明涉及音视频数据传输的技术领域，尤其涉及一种非压缩数据无缝输出方法及装置。该方法应用于非压缩数据无缝输出装置，所述装置内设置至少两个缓冲区，所述缓冲区均设置接收存储相同序列且连续递增序列的IP流数据包；所述方法包括：上级设备向下级设备发送主缓冲区中的IP流数据包；下级设备接收IP流数据包的同时对数据包进行序列检测；若序列存在丢包或异常情况，切换接收备用缓冲区的对应数据包。本发明通过设置备用缓冲区，并在备用缓冲区中设置与主缓冲区相同连续序列的数据包，从而在传输过程中序列检测异常时能够进行无缝切换，一定程度上解决了当前传输容易出现丢包的问题，有效提高了数据流的传输精度。
-
公开(公告)号：CN109862442A
公开(公告)日：2019-06-07
申请号：CN201910132521.5
申请日：2019-02-22
申请人： 伟乐视讯科技股份有限公司
IPC分类号： H04N21/845 , H04N21/231 , H04N21/234 , H04N21/233 , H04N21/433 , H04N21/4335 , H04N21/439 , H04N21/44
摘要： 本发明涉及IP传输技术领域，具体公开了一种基于IP传输的输入流处理方法及处理装置，包括，将输入流的时间片长度调整为预设长度时间片，获得预设长度时间片的平均码率△Ri；逐次缩小预设长度时间片的时间长度，并同时监测预设长度时间片的平均码率△Ri的波动；若当前时间长度的预设长度时间片的平均码率△Ri的波动超过预设阈值时，停止缩小预设长度时间片的时间长度，并将上一时间长度的预设长度时间片设定为最小稳定时间片；根据输入流的基本特性和最小稳定时间片调整通道缓存空间，本发明能够提供一种匹配补偿的通道码率分配机制，在有限的空间内，做到合理的空间分配，很好的还原编码器的码率，确保解码端能够稳定、可靠的进行音视频解码。
-
公开(公告)号：CN106875952A
公开(公告)日：2017-06-20
申请号：CN201611207687.1
申请日：2016-12-23
申请人： 伟乐视讯科技股份有限公司
IPC分类号： G10L19/008 , H04N21/43 , H04N21/439
摘要： 本发明涉及广播电视与多媒体技术领域，特别是涉及一种基于FPGA嵌入式系统的多路音频软编码机制。该方案通过FPGA嵌入式系统提取每个输入通道的原始音频数据的有效PCM数据，采用DDR对所述PCM数据完成编码前PCM帧和编码后ES帧的交互，将与视频同步的PTS值写入与之对应的PES帧头部并输出。本发明的发明目的在于提供一种基于FPGA嵌入式系统的多路音频软编码机制，采用本发明提供的技术方案能够并行地接收与处理多路的原始数字音频数据，对各通道PCM音频帧产生与视频同步的PTS值，并将此对应关系保持到编码后的PES帧和PTS值，保证音视频同步。
-
公开(公告)号：CN118590694A
公开(公告)日：2024-09-03
申请号：CN202410727315.X
申请日：2024-06-06
申请人： 伟乐视讯科技股份有限公司
IPC分类号： H04N21/43
摘要： 本发明实施例涉及音视频数据处理技术领域，具体涉及一种多路音频解码同步方法、装置及计算机可读存储介质。本发明实施例通过将IP流数据解码成PCM数据，并将PCM数据存储到储存模块中。通过时钟恢复技术获取时钟采样率，并根据缓存介质中的PCM数据的数目情况控制延时，根据所述时钟采样率和预设的延时输出条件控制音频数据同步输出。通过控制延时能够提高音视频解码过程中的同步精度，尤其是针对多路音频解码应用，确保所有音频流与视频数据之间的精确同步，防止声音失真、抖动和不同步现象的发生。
-
-
-
-
-
-
-
-
-
搜索结果
52 条记录 (耗时 0.042 秒)
