基于FPGA嵌入式系统的多路音频软编码机制

    公开(公告)号:CN106875952B

    公开(公告)日:2021-02-26

    申请号:CN201611207687.1

    申请日:2016-12-23

    发明人: 李科 邹伟华

    摘要: 本发明涉及广播电视与多媒体技术领域,特别是涉及一种基于FPGA嵌入式系统的多路音频软编码机制。该方案通过FPGA嵌入式系统提取每个输入通道的原始音频数据的有效PCM数据,采用DDR对所述PCM数据完成编码前PCM帧和编码后ES帧的交互,将与视频同步的PTS值写入与之对应的PES帧头部并输出。本发明的发明目的在于提供一种基于FPGA嵌入式系统的多路音频软编码机制,采用本发明提供的技术方案能够并行地接收与处理多路的原始数字音频数据,对各通道PCM音频帧产生与视频同步的PTS值,并将此对应关系保持到编码后的PES帧和PTS值,保证音视频同步。

    基于FPGA嵌入式系统的多路音频软编码机制

    公开(公告)号:CN106875952A

    公开(公告)日:2017-06-20

    申请号:CN201611207687.1

    申请日:2016-12-23

    发明人: 李科 邹伟华

    摘要: 本发明涉及广播电视与多媒体技术领域,特别是涉及一种基于FPGA嵌入式系统的多路音频软编码机制。该方案通过FPGA嵌入式系统提取每个输入通道的原始音频数据的有效PCM数据,采用DDR对所述PCM数据完成编码前PCM帧和编码后ES帧的交互,将与视频同步的PTS值写入与之对应的PES帧头部并输出。本发明的发明目的在于提供一种基于FPGA嵌入式系统的多路音频软编码机制,采用本发明提供的技术方案能够并行地接收与处理多路的原始数字音频数据,对各通道PCM音频帧产生与视频同步的PTS值,并将此对应关系保持到编码后的PES帧和PTS值,保证音视频同步。