内存刷新方法、装置及计算机系统

    公开(公告)号:CN110520929B

    公开(公告)日:2022-07-22

    申请号:CN201780089583.1

    申请日:2017-04-14

    IPC分类号: G11C11/406

    摘要: 一种内存刷新方法、装置及计算机系统,所述内存刷新方法应用于包括内存控制器(106)以及动态随机存取存储器DRAM的计算机系统中。根据所述内存刷新方法,所述内存控制器(106)接收访存请求。当在第一时间段内接收的访存请求的目标rank的数量小于设置的第一阈值,并且,所述访存请求中读请求的比例或写请求的比例大于设置的第二阈值时,所述内存控制器(106)按照T/N的时间间隔对所述多个rank中的第一rank进行刷新。其中,所述T用于指示标准的平均刷新时间间隔,N为大于1的整数。该内存刷新方法能够提高计算机系统在内存刷新过程中的性能。

    内存刷新技术及计算机系统

    公开(公告)号:CN110546707B

    公开(公告)日:2021-10-19

    申请号:CN201780089579.5

    申请日:2017-04-14

    IPC分类号: G11C11/406

    摘要: 一种内存刷新技术及计算机系统,所述内存刷新技术应用于包括内存控制器以及动态随机存取存储器DRAM的计算机系统中,根据所述内存刷新技术,所述内存控制器接收访存请求,当接收的访存请求中访问所述DRAM中的第一rank的访存请求的数量大于0且小于第二阈值时,所述内存控制器对所述第一rank进行刷新。该方法使得即使第一rank无法处于空闲状态,也能够及时得到刷新。从而降低了因为延迟刷新而产生的被动刷新次数的增加对计算机系统性能的影响,提高内存刷新的灵活性,减少了刷新开销。

    内存访问指令的调度方法、装置及计算机系统

    公开(公告)号:CN108027727B

    公开(公告)日:2020-09-08

    申请号:CN201680004199.2

    申请日:2016-05-25

    IPC分类号: G06F9/30

    摘要: 本申请揭示了一种内存访问指令的调度方法、装置及计算机系统。该方法包括:调度器接收第一处理器核发送的第一内存访问指令以及第一内存屏障指令;如果该第一内存屏障指令为第一类型内存屏障指令,将该第一内存访问指令和该第一内存屏障指令调度至用于缓存第一处理器核所发送内存访问指令的第一调度队列;将多个调度队列中位于第一个第一类型内存屏障指令之前的至少一个内存访问指令发送给内存控制器。本发明减小了内存屏障指令对内存性能的影响,提高了并行度,且该方法未根据任一多版本机制的语义来优化内存调度,能够适用于多种多版本机制,在不同类型的多版本机制中均能提供内存顺序保证并提高内存访问性能。

    内存访问指令的调度方法、装置及计算机系统

    公开(公告)号:CN108027727A

    公开(公告)日:2018-05-11

    申请号:CN201680004199.2

    申请日:2016-05-25

    IPC分类号: G06F9/30

    摘要: 本申请揭示了一种内存访问指令的调度方法、装置及计算机系统。该方法包括:调度器接收第一处理器核发送的第一内存访问指令以及第一内存屏障指令;如果该第一内存屏障指令为第一类型内存屏障指令,将该第一内存访问指令和该第一内存屏障指令调度至用于缓存第一处理器核所发送内存访问指令的第一调度队列;将多个调度队列中位于第一个第一类型内存屏障指令之前的至少一个内存访问指令发送给内存控制器。本发明减小了内存屏障指令对内存性能的影响,提高了并行度,且该方法未根据任一多版本机制的语义来优化内存调度,能够适用于多种多版本机制,在不同类型的多版本机制中均能提供内存顺序保证并提高内存访问性能。

    一种可扩展内存的芯片
    25.
    发明授权

    公开(公告)号:CN108139971B

    公开(公告)日:2020-10-16

    申请号:CN201680058689.0

    申请日:2016-09-29

    IPC分类号: G06F12/02 G06F13/14

    摘要: 一种可扩展内存的芯片(200),该芯片(200)包括:基板(240)以及集成于基板(240)上的处理器(230)、第一内存模块集合(210)和第二内存模块集合(220);所述处理器(230)通过第一通信接口(250)与所述第一内存模块集合(210)中的至少一个内存模块进行通信,所述处理器(230)通过第二通信接口(260)与所述第二内存模块集合(220)中的至少一个内存模块进行通信;所述第一内存模块集合(210)中的内存模块与所述第二内存模块集合(220)中的内存模块通过基板网络进行通信,所述基板网络是位于所述基板(240)内部的通信网络。可以使处理器(230)通过第二内存模块集合(220)访问第一内存模块集合(210)中的内存模块,从而可以在保证高内存带宽的同时,降低处理器(230)访问内存模块的延迟。

    一种可扩展内存的芯片
    26.
    发明公开

    公开(公告)号:CN108139971A

    公开(公告)日:2018-06-08

    申请号:CN201680058689.0

    申请日:2016-09-29

    IPC分类号: G06F12/02 G06F13/14

    摘要: 一种可扩展内存的芯片(200),该芯片(200)包括:基板(240)以及集成于基板(240)上的处理器(230)、第一内存模块集合(210)和第二内存模块集合(220);所述处理器(230)通过第一通信接口(250)与所述第一内存模块集合(210)中的至少一个内存模块进行通信,所述处理器(230)通过第二通信接口(260)与所述第二内存模块集合(220)中的至少一个内存模块进行通信;所述第一内存模块集合(210)中的内存模块与所述第二内存模块集合(220)中的内存模块通过基板网络进行通信,所述基板网络是位于所述基板(240)内部的通信网络。可以使处理器(230)通过第二内存模块集合(220)访问第一内存模块集合(210)中的内存模块,从而可以在保证高内存带宽的同时,降低处理器(230)访问内存模块的延迟。