-
公开(公告)号：CN108123879B
公开(公告)日：2020-12-25
申请号：CN201810020892.X
申请日：2018-01-09
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Inventor： 付豪 , 杨镇西 , 刘勤让 , 沈剑良 , 朱珂 , 宋克 , 吕平 , 陶常勇 , 汪欣 , 陈艇 , 黄雅静 , 李沛杰 , 杨堃 , 李宏 , 何丽丽 , 张楠 , 张新顺
IPC: H04L12/741 , H04L12/781
Abstract: 本发明提供了一种路由查表方法和系统，其中，所述方法包括：当接收到选择信息时，确定与所述选择信息选择的路由协议对应的路由模式；当接收到数据包时，对所述数据包进行包解析，得到所述数据包的路由信息；根据所述路由信息按照所述路由模式查询至少一个路由表，得到路由条目；按照所述路由条目处理所述数据包。本发明实施例能够根据路由模式的选择信息选择基于RapidIO2.2协议或基于FC协议的路由查表方案，可以兼容两种接口协议的查表方案，扩展了RapidIO与FC的复合应用场景，便于在同一场景中选择不同路由方式，提高路由效率。
-
公开(公告)号：CN109146065A
公开(公告)日：2019-01-04
申请号：CN201811160079.9
申请日：2018-09-30
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: G06N3/04
CPC classification number: G06N3/0454
Abstract: 本发明属于卷积神经网络运算技术领域，特别涉及一种二维数据的卷积运算方法及装置，通过起始地址、目的地址、子二维数据块的长度、子二维数据块的宽度以及子二维数据块与原二维数据块的行偏差地址，可以完成任意长度二维数据块的子二维数据块的访问，将子二维数据块与对应的子卷积核进行卷积运算得到子二维数据块的卷积运算结果，并将所有子二维数据块的卷积运算结果累加，得到原二维数据块的卷积运算结果，使基于移位寄存器链的卷积运算加速器实现任意长宽卷积核的卷积运算，运算灵活性高，程序映射简单。
-
公开(公告)号：CN108667824A
公开(公告)日：2018-10-16
申请号：CN201810377348.0
申请日：2018-04-24
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本发明提供了一种PCS协议复用芯片和方法，该芯片包括：第一编码模块，用于对发送通路中的发送数据进行编码；第二编码模块，用于对发送通路中的发送数据进行编码；编码选择模块，用于接收所述第一使能信号线传输的第一使能信号，在第一使能信号的控制下利用第一编码模块或者利用第二编码模块对发送数据进行编码。本发明实施例能够在同一架构下，实现按照Fiber Channel PCS协议和1000Base-X PCS协议封装的数据的传输，节省了大量逻辑资源，减少了芯片的使用成本。
-
公开(公告)号：CN107368459A
公开(公告)日：2017-11-21
申请号：CN201710489338.1
申请日：2017-06-24
Applicant: 中国人民解放军信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: G06F17/16
Abstract: 本发明属于矩阵计算技术领域，尤其涉及基于任意维数矩阵乘法的可重构计算结构的调度方法，其采用的任意维数矩阵乘法的可重构计算结构由处理单元、接口控制器及调度模块、存储模块构成，包括：将处理单元互连，并与接口控制器构成一个可重构处理阵列；调度模块设计调度机制，生成配置信息并下发至可重构处理阵列；构建满足当前维数矩阵乘法的计算结构；基于构建的计算结构，根据调度机制为处理单元分发计算数据，进行矩阵乘法计算；将矩阵乘法计算的结果通过接口控制器返回至存储模块。本发明以固定处理单元可重构的方式，实现任意维数矩阵乘法计算，提高矩阵乘法计算的灵活性。
-
公开(公告)号：CN109146065B
公开(公告)日：2021-06-08
申请号：CN201811160079.9
申请日：2018-09-30
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: G06N3/04
Abstract: 本发明属于卷积神经网络运算技术领域，特别涉及一种二维数据的卷积运算方法及装置，通过起始地址、目的地址、子二维数据块的长度、子二维数据块的宽度以及子二维数据块与原二维数据块的行偏差地址，可以完成任意长度二维数据块的子二维数据块的访问，将子二维数据块与对应的子卷积核进行卷积运算得到子二维数据块的卷积运算结果，并将所有子二维数据块的卷积运算结果累加，得到原二维数据块的卷积运算结果，使基于移位寄存器链的卷积运算加速器实现任意长宽卷积核的卷积运算，运算灵活性高，程序映射简单。
-
Patent Agency Ranking
公开(公告)号：CN108595369B
公开(公告)日：2020-08-25
申请号：CN201810399675.6
申请日：2018-04-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Inventor： 王元磊 , 刘勤让 , 宋克 , 沈剑良 , 吕平 , 杨镇西 , 陶常勇 , 王封 , 朱珂 , 汪欣 , 李沛杰 , 黄雅静 , 刘长江 , 杨堃 , 付豪 , 张楠 , 陈艇 , 何丽丽
Abstract: 本发明提供了一种算式并行计算装置及方法，所述装置中的主处理器通过多条AXI总线与协处理器连接；主处理器用于确定待处理算式中的运算数据及算式附加信息，运算数据包括：相乘子算式、待与乘积结果进行求和运算的第三数据和待与求和结果进行乘法运算的尾数数据，相乘子算式包括第一数据和第二数据，将运算数据及算式附加信息通过多条AXI总线并行发送给协处理器；协处理器用于对从多条AXI总线接收的第一数据和第二数据分别同时进行乘法运算，基于算式附加信息对同一个待处理算式所对应的乘积结果、第三数据和尾数数据进行计算，得到计算结果，达到实现多路运算数据的并行处理，实现多任务分时并行处理，提高并行计算的效率的技术效果。
-
公开(公告)号：CN108563604B
公开(公告)日：2020-07-10
申请号：CN201810377350.8
申请日：2018-04-24
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: G06F13/42
Abstract: 本发明提供了一种PCS协议复用芯片和方法，该芯片包括：第一编码模块，用于对发送通路中的发送数据进行编码；第二编码模块，用于对发送通路中的发送数据进行编码；编码选择模块，用于接收所述第一使能信号线传输的第一使能信号，在第一使能信号的控制下利用第一编码模块或者利用第二编码模块对发送数据进行编码。本发明实施例能够在同一架构下，实现按照RapidIO PCS协议和1000Base‑X PCS协议封装的数据的传输，节省了大量逻辑资源，减少了芯片的使用成本。
-
公开(公告)号：CN108667825A
公开(公告)日：2018-10-16
申请号：CN201810377349.5
申请日：2018-04-24
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本发明提供了一种PCS协议复用芯片和方法，该芯片包括：所述第一编码模块，用于对发送通路中的发送数据进行编码；所述第二编码模块，用于对发送通路中的发送数据进行编码；所述第三编码模块，用于对发送通路中的发送数据进行编码；所述编码选择模块，用于接收所述第一使能信号线传输的第一使能信号，在所述第一使能信号的控制下利用所述第一编码模块、利用所述第二编码模块或者利用所述第三编码模块对所述发送数据进行编码。本发明实施例能够在同一架构下，实现按照RapidIO PCS协议和Fiber Channel PCS协议封装的数据的传输，节省了大量逻辑资源，减少了芯片的使用成本。
-
公开(公告)号：CN108647289A
公开(公告)日：2018-10-12
申请号：CN201810422766.7
申请日：2018-05-05
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: G06F17/30
Abstract: 本发明涉及基于布谷哈希和布隆过滤器的Hash建表方法。本发明将存储空间划分为m个组，每组包含一个存储表和n个过滤表，每个过滤表对应一个Hash函数，共有m*n个不同的Hash函数；另外选取m*n个不同的Hash函数备用；定义一个max_insert值，如果对某次输入数据的操作次数超过所述max_insert值，则表示填表失败。本发明提供的建表方法，有效地提高了空间利用率，利于在有限的硬件存储空间上进行设计开发。且不限制m的取值，m可以取任意设计者认为合适的值，相对于很多传统Hash建表方法来说，具有更高的灵活性。同时，本发明消除了对Hash函数选取的限制，更加易用。
-
公开(公告)号：CN108647007A
公开(公告)日：2018-10-12
申请号：CN201810400084.6
申请日：2018-04-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: G06F7/57
Abstract: 本发明提供了一种运算系统及芯片，该系统包括读写控制模块、算式规则控制器、排序器、算式生成器和调度算粒模块：算式规则控制器从预先加载的配置信息中获取运算数据的存储地址和运算符号；算式生成器根据存储地址，从读写控制模块中读取运算数据；调度算粒模块调取运算符号对应的运算器，对运算数据进行运算，将运算结果保存至读写控制模块；排序器对运算结果的存储地址进行排序和计数，得到计数结果；算式规则控制器根据计数结果确定下一个运算数据的存储地址。本发明通过配置信息可以在系统架构不变的情况下实时重构算法功能，提高了运算系统的灵活性和资源复用率；通过算粒调度的方式实现运算指令的并行执行，提高了系统的计算能力。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.059 seconds)
