公开(公告)号：CN114095580A

公开(公告)日：2022-02-25

申请号：CN202111352749.9

申请日：2021-11-16

Applicant: 天津市滨海新区信息技术创新中心 ,  天津芯海创科技有限公司

Inventor： 刘长江 ,  朱珂 ,  汪欣 ,  陈艇 ,  徐庆阳 ,  谭力波 ,  王盼 ,  陈德沅 ,  钟丹 ,  杨晓龙

IPC: H04L69/00 ,  H04L69/28 ,  H04L69/40 ,  H04L49/10

Abstract: 本发明提供了一种RapidIO低延时、高传输效率架构实现方法，在物理层、传输层、逻辑层均采用同一时钟域，采用了统一的时钟架构，其中，物理层的物理编码子层的发送侧和接收侧均应用跨时钟域模块，用以实现不同时钟域的跨接。本发明所述的RapidIO低延时、高传输效率架构实现方法能够实现传统RapidIO控制器两侧不同时钟域数据的正常传输，并且由于简化了部分模块之间的时钟关系，有利于功能逻辑开发设计，更为主要的是去除了多余跨时钟操作过程中带来的传输时延，将极大简化RapidIO控制器时钟结构和逻辑开发。

公开(公告)号：CN110971481B

公开(公告)日：2021-11-05

申请号：CN201911071658.0

申请日：2019-11-05

Applicant: 天津芯海创科技有限公司 ,  天津市滨海新区信息技术创新中心

Inventor： 徐庆阳 ,  刘勤让 ,  沈剑良 ,  刘冬培 ,  吕平 ,  朱珂 ,  王盼 ,  杨堃 ,  汪欣 ,  陈艇 ,  钟丹 ,  杨晓龙 ,  田晓旭 ,  李晓晖

IPC: H04L12/26 ,  H04L29/08

Abstract: 本发明提供了一种缓存地址管理逻辑的测试方法，用于保证芯片内所有缓存地址管理逻辑实现的正确性；该方法能自动识别出芯片内所有缓存地址管理逻辑，且证明所有缓存地址管理逻辑在测试中被覆盖到；另外，该方法提供了实时检测各缓存地址管理逻辑在测试过程中工作正确性的手段，一旦出现地址重复分配或重复回收错误可及时上报并进行记录；同时，该方法提供了检查地址是否泄露的手段。