公开(公告)号：CN1218396C

公开(公告)日：2005-09-07

申请号：CN03107392.1

申请日：2003-03-25

Applicant: 松下电器产业株式会社

Inventor： 县政志 ,  高桥和也 ,  白滨政则 ,  黑田直喜 ,  贞方博之 ,  西原竜二

IPC: H01L27/108 ,  G11C11/407

CPC classification number: G11C11/405 ,  H01L27/108

Abstract: 本发明涉及一种半导体存储装置，能够在用MIS晶体管作为积累电荷的装置的半导体存储装置中，提高数据的写入工作和读出工作的速度。DRAM单元(10)是为了由在第1晶体管(11)的沟道中积累电荷，由第2晶体管(12)和第3晶体管(13)传送电荷而构成的，通过交互地使用用与第2晶体管(12)的栅极连接的第1字线(Wla)和与第2晶体管(12)的漏极连接的第1位线(Bla)的路径、和用与第2晶体管(12)的栅极连接的第1字线(Wla)和与第2晶体管(12)的漏极连接的第1位线(Bla)的路径这样2条路径，可以使数据传输速度高速化。

公开(公告)号：CN1595534A

公开(公告)日：2005-03-16

申请号：CN200410074601.3

申请日：2004-09-07

Applicant: 松下电器产业株式会社

Inventor： 县政志 ,  白滨政则 ,  川崎利昭 ,  西原龙二

IPC: G11C16/06 ,  H01L27/115

CPC classification number: G11C16/0425

Abstract: 一种非易失性半导体存储器件，包括：第一位单元，第一位单元包括第一MOS晶体管和第二MOS晶体管，第一MOS晶体管的源极和漏极连接以形成第一控制栅，第二MOS晶体管具有与第一MOS晶体管公共的浮栅；第二位单元，第二位单元包括第三MOS晶体管和第四MOS晶体管，第三MOS晶体管的源极和漏极连接以形成第二控制栅，第四MOS晶体管具有与第三MOS晶体管公共的浮栅；以及差分放大器，接收来自各个第二和第四MOS晶体管的漏极的输入信号。