-
公开(公告)号：CN103366812A
公开(公告)日：2013-10-23
申请号：CN201310308350.X
申请日：2013-07-22
Applicant: 烽火通信科技股份有限公司
IPC: G11C16/10
Abstract: 本发明涉及嵌入式系统设计领域，具体涉及一种电路板上Flash在线编程装置及实现方法。实现方法包括：桌面应用软件将操作指令和编程数据按照自定义帧格式打包，其USB驱动再解析成USB数据包并通过线缆发送至USB协议转换器；转换器解析出自定义帧格式数据包并发送单片机；单片机将数据包按自定义帧格式解析出命令和数据后分解成若干Flash读写访问序列并作并串转换后通过自定义编程接口发送目标板CPLD；CPLD电路串并转换后实现对Flash读写访问并将Flash访问结果相同路径反向传送桌面应用软件。本发明能够在电路板上对Flash在线编程，生产工序少，操作简单，不仅生产成本低，且工作效率和生产效率均较高。
-
公开(公告)号：CN117176617A
公开(公告)日：2023-12-05
申请号：CN202311125503.7
申请日：2023-09-01
Applicant: 烽火通信科技股份有限公司
Inventor： 李传宝
IPC: H04L43/0852 , H04L43/08 , H04L43/16 , H04L67/10 , H04L67/1008 , H04L67/101 , H04L67/1001 , H04L47/12 , H04L47/125 , H04L47/2425 , H04L47/24
Abstract: 本发明涉及算力网络领域，特别是涉及一种算力资源量化方法和系统。主要包括：将每个算力网关管控的算力集群作为一个算力域，每个算力域中包含一个或多个算力节点；未加载任何作业前，对算力域中的每个算力节点进行静态量化指标测试，获取本算力域中各算力节点的静态度量值；加载分布式作业后，对算力域中的每个算力节点进行动态量化指标计算，获取本算力域内各算力节点的动态度量值，以便于在同一算力域内根据所有算力节点的静态度量值和动态度量值的量化结果进行算力调度。本发明可以能够通过量化数值真实而显著的反映算力集群的算力节点的负载状况和网络端口拥塞程度，为算力集群的算力调度提供了量化的判断依据。
-
公开(公告)号：CN113595841B
公开(公告)日：2022-10-18
申请号：CN202010364975.8
申请日：2020-04-30
Applicant: 烽火通信科技股份有限公司 , 烽火超微信息科技有限公司
Abstract: 本发明公开了一种PECI总线扩展方法及系统，涉及PECI总线扩展领域，该方法包括第一转换设备将PECI芯片的GTL信号转换为LVDS信号。将所述LVDS信号传输至远端的第二转换设备，并在第二转换设备将所述LVDS信号转化为所述GTL信号，并提供给各个远端被管理器件。所述被管理器件发出GTL信号至第二转换设备，所述第二转换设备将该GTL信号转化为LVDS信号。将所述LVDS信号传输至第一转换设备，由第一转换设备将所述LVDS信号转化为GTL信号并提供给PECI芯片。本发明能够满足PECI线路远距离、复杂环境的应用场景需求。
-
公开(公告)号：CN105653461B
公开(公告)日：2018-08-03
申请号：CN201610152960.9
申请日：2016-03-17
Applicant: 烽火通信科技股份有限公司
IPC: G06F11/36
Abstract: 本发明公开了一种单USB接口转多UART调试接口的转换系统，涉及嵌入式系统中的调试串口领域。该系统的USB数据切换控制模块用于：为每个使用的UART接口设置相应的波特率；将与上位机发送的设置波特率的信号中的波特率相同的嵌入式系统，作为当前调试系统；数据输入管道用于：接收上位机发送的USB调试数据；输入数据缓存转换模块用于：将USB调试数据缓存、并转换为UART数据流后，发送至当前调试系统；输出数据缓存转换模块用于：接收并缓存当前调试系统回复的调试结果，将调试结果转换为USB数据流；数据输出管道用于：将USB数据流返回至上位机。本发明不仅能够降低调试成本，而且调试过程和生产工序均比较简单，便于人们使用。
-
公开(公告)号：CN104536762B
公开(公告)日：2018-05-11
申请号：CN201510005793.0
申请日：2015-01-07
Applicant: 烽火通信科技股份有限公司 , 武汉烽火技术服务有限公司
Abstract: 一种实现CPLD和FLASH编程一体化的装置及方法，涉及嵌入式系统技术领域，该装置包括编程器、目标板及总线解码器；所述编程器包括安装有软件的上位机、SOC芯片；所述目标板包括至少一个FLASH芯片、至少一个CPLD芯片；所述上位机通过USB数据线与SOC芯片的输入端相连，SOC芯片的输出端通过自定义并行总线与总线解码器的输入端相连，每一个CPLD芯片通过JTAG总线与SOC芯片的输出端相连，每一个FLASH芯片通过并行总线与总线解码器的输出端相连。本发明解决了传统方法CPLD和FLASH编程操作繁琐的问题，简化了编程工序，提高了生产效率，节省了人力成本；解决了传统编程方法中FLASH不能在线编程的问题，拓展了使用场景。
-
Patent Agency Ranking
公开(公告)号：CN105653461A
公开(公告)日：2016-06-08
申请号：CN201610152960.9
申请日：2016-03-17
Applicant: 烽火通信科技股份有限公司
IPC: G06F11/36
CPC classification number: G06F11/3656
Abstract: 本发明公开了一种单USB接口转多UART调试接口的转换系统，涉及嵌入式系统中的调试串口领域。该系统的USB数据切换控制模块用于：为每个使用的UART接口设置相应的波特率；将与上位机发送的设置波特率的信号中的波特率相同的嵌入式系统，作为当前调试系统；数据输入管道用于：接收上位机发送的USB调试数据；输入数据缓存转换模块用于：将USB调试数据缓存、并转换为UART数据流后，发送至当前调试系统；输出数据缓存转换模块用于：接收并缓存当前调试系统回复的调试结果，将调试结果转换为USB数据流；数据输出管道用于：将USB数据流返回至上位机。本发明不仅能够降低调试成本，而且调试过程和生产工序均比较简单，便于人们使用。
-
公开(公告)号：CN102306127B
公开(公告)日：2014-01-08
申请号：CN201110223228.3
申请日：2011-08-05
Applicant: 烽火通信科技股份有限公司
Inventor： 李传宝
IPC: G06F12/06
Abstract: 本发明涉及一种DDRIII内存识别和初始化方法，所述DDRIII内存为内存裸片，采用可编程逻辑器件CPLD存储内存芯片相关信息，且数据存储格式在串行配置检测SPD规范基础上有四点不同；处理器访问可编程逻辑器件CPLD的总线采用处理器通常都具备的本地并行总线，处理器的系统启动程序bootloader程序通过本地并行总线读取存储在CPLD里的内存相关信息，然后使用读取到的信息对内存控制器进行初始化，内存相关信息的存储及其总线访问逻辑接口，是通过在CPLD里做逻辑来实现的。本发明所述的DDRIII内存识别和初始化方法，降低开发难度，电路设计可扩展性更好，调试简单方便，生产物料选择范围更广。
-
公开(公告)号：CN103116511A
公开(公告)日：2013-05-22
申请号：CN201310034458.4
申请日：2013-01-29
Applicant: 烽火通信科技股份有限公司
IPC: G06F9/445
Abstract: 本发明公开了一种基于单个FLASH存储芯片的双启动方法，包括以下步骤：在存储芯片的不同位置上分别存储有主用和备用BOOT，CPU的地址线通过CPLD逻辑模块与存储芯片的地址线连接；CPLD逻辑模块上设有启动成功标志寄存器，启动成功标志寄存器根据主用或备用BOOT启动是否成功进行相应的置位；CPLD逻辑模块根据启动成功标志寄存器的状态进行主用和备用BOOT轮转，如果是从主用BOOT启动，则将CPU地址信息透传给存储芯片，并从主用BOOT引导系统启动；如果是从备用BOOT启动，则根据备用BOOT程序在存储器中的位置锁住相应的地址线，并从备用BOOT引导系统启动。本发明，只采用一片存储芯片实现双启动功能，解决了使用双FLASH成本高、体积大和系统资源消耗多的问题。
-
公开(公告)号：CN102760113A
公开(公告)日：2012-10-31
申请号：CN201210188686.2
申请日：2012-06-08
Applicant: 烽火通信科技股份有限公司
IPC: G06F13/40
Abstract: 本发明公开了一种支持热拔插的RS232接口电路，包括电源隔离电路和数据信号隔离电路，电源隔离电路中设有限流负载开关以抑制浪涌电流，数据信号隔离电路包括第一光耦、第二光耦和三极管，数据发送信号RXD232经第一缓冲保护电路输入到第一光耦，数据发送信号UART0OUT输入到第二光耦，第二光耦的输出信号经上拉电阻连接至三极管的基极，三极管的发射极接电源隔离电路输出的P9V，电源隔离电路输出的N9V经下拉分流电阻电路连接至三极管的集电极。本发明，如果RS232接口出现的电流超过了设定的阈值，则限流负载开关自动关断，且通过第一、第二保护电路钳制过压，实现了RS232接口电路支持热拔插的功能。
-
公开(公告)号：CN102724013A
公开(公告)日：2012-10-10
申请号：CN201210239204.1
申请日：2012-07-11
Applicant: 烽火通信科技股份有限公司
Abstract: 本发明涉及一种光传输设备主控系统主备冗余保护的倒换方法，两个主控盘按主备冗余保护分为对偶盘A和B，所述对偶盘A和B上均设有CPLD；倒换控制模块作为完成主备倒换功能的主体由数字逻辑电路来实现，该逻辑电路使用硬件描述语言经相关编译器编译后下载到CPLD中：该倒换方法定义了与背板的标准接口，与软件的标准接口，定义了倒换控制模块逻辑电路的逻辑电平约定和槽位标志线设置；倒换过程完全通过CPLD中的逻辑电路通过自协商来完成。本发明所述的倒换方法，完全硬件实现主备倒换机制，屏蔽了繁琐的软件操作；严格的双主互斥能力；主备互连线少，减少背板走线数量；切换速度较快；高可靠性；可封装成一个通用模块，便于移植使用。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.035 seconds)
