分支指令跳转地址的存储方法、装置、设备及存储介质

    公开(公告)号:CN117093267B

    公开(公告)日:2023-12-22

    申请号:CN202311344689.5

    申请日:2023-10-17

    Abstract: 本申请提供了一种分支指令跳转地址的存储方法、装置、设备及存储介质,涉及分支目标缓冲器技术领域,包括:获取分支指令的跳转地址,并在跳转地址的位数大于表项的地址位的位数的情况下,从分支目标缓冲器中获取已使用的表项对;在已使用的表项对中存在空闲标签位的情况下,获取空闲标签位所对应的表项和一个空闲表项;将跳转地址拆分为第一分部和第二分部,再将第一分部存储于空闲标签位,和将第二分部存储于空闲表项的地址位,以实现利用已使用的表项对中的空闲标签位存储跳转地址的第一分部,减少了已使用的表项对中的空闲标签位的浪费,解决了在先技术中导致存储资源的浪费的问题。

    处理器的缓存工作机制的测试方法、装置、设备及介质

    公开(公告)号:CN116955044B

    公开(公告)日:2023-12-22

    申请号:CN202311174747.4

    申请日:2023-09-12

    Abstract: 本申请提供了一种处理器的缓存工作机制的测试方法、装置、设备及介质,涉及处理器测试技术领域,包括:获取处理器的缓存工作机制信息;根据缓存工作机制信息,对预设的初始测试程序进行配置,获得用于测试处理器的缓存的工作机制的测试程序;测试程序具有多个缓存测试模式;通过测试程序,针对每个缓存测试模式,生成与处理器的至少部分线程一一对应的线程地址,线程地址满足缓存测试模式;通过测试程序,按照每个缓存测试模式对应的线程地址,测试缓存的工作机制,获得测试结果,以实现对处理器(56)对比文件李涛等.面向图形和图像处理的轻核阵列机结构.西安邮电学院学报.2012,(第03期),全文.郭松柳等.片上多处理器的层次化高速测试和验证技术.哈尔滨工程大学学报.2007,(第05期),全文.肖俊华等.片上多处理器中基于步长和指针的预取.计算机工程.2009,(第04期),全文.

    循环分支指令的处理方法、系统、装置、设备及存储介质

    公开(公告)号:CN116679985B

    公开(公告)日:2023-11-10

    申请号:CN202310945145.8

    申请日:2023-07-28

    Abstract: 本申请提供了一种循环分支指令的处理方法、系统、装置、电子设备及计算机可读存储介质,包括:获取针对循环分支指令的错误恢复请求,错误恢复请求是处理器在获得循环分支指令的实际执行结果后发出的,从预设的缓存单元中获取循环分支指令的状态信息;状态信息反映了循环分支指令在循环中的执行情况;根据实际执行结果和目标迭代计数值,更新缓存单元中循环分支指令的状态信息,完成循环分支指令的错误恢复。本申请不用等待指令的提交,以通过更早开始的错误恢复处理,节省了等待指令提交的时间,实现了对高性能处理器的适配,保证了循环预测器内部状态的正确维护,从而提高了预测的准确率和效率。

    物理寄存器的管理方法、装置、电子设备及可读存储介质

    公开(公告)号:CN116627501B

    公开(公告)日:2023-11-10

    申请号:CN202310892392.6

    申请日:2023-07-19

    Abstract: 本申请提供了一种物理寄存器的管理方法、装置、电子设备及可读存储介质,包括:为第一指令分配对应的目标逻辑寄存器,并基于为第一指令分配一级物理寄存器;在目标逻辑寄存器被第二指令请求分配的情况下,为第二指令分配二级物理寄存器;将依赖于一级物理寄存器的历史指令,修改为依赖二级物理寄存器,以及将第一指令的执行结果写入二级物理寄存器,将第二指令的执行结果写入一级物理寄存器;在第一指令和第二指令满足预设条件的情况下,释放一级物理寄存器中的数据或二级物理寄存器中的数据。本申请从整体上降低了物理寄存器的数量,节省了物理寄存器的电路占用面积和功耗。

    一种寄存器管理方法、装置、电子设备及可读存储介质

    公开(公告)号:CN116339830A

    公开(公告)日:2023-06-27

    申请号:CN202310611584.5

    申请日:2023-05-26

    Abstract: 本发明实施例提供一种寄存器管理方法、装置、电子设备及可读存储介质,该方法包括:确定待处理的指令序列对应的第一物理寄存器组和第二物理寄存器组;所述第一物理寄存器组中包括所述指令序列中所有指令的目的逻辑寄存器被重命名的物理寄存器编号;所述第二物理寄存器组中包括所述指令序列中各条指令的目的逻辑寄存器在重命名之前对应的物理寄存器编号;若所述第二物理寄存器组中存在目标物理寄存器编号,且所述第一物理寄存器组中不存在所述目标物理寄存器编号,则将所述目标物理寄存器编号写入空闲物理寄存器列表中。本发明实施例能够有效确定出需要释放的物理寄存器,且无需维护任何引用计数器或类似的结构,节省了设计成本。

    指令生成方法、装置、设备及存储介质

    公开(公告)号:CN119862828A

    公开(公告)日:2025-04-22

    申请号:CN202510352815.4

    申请日:2025-03-24

    Abstract: 本申请提供了一种指令生成方法、装置、电子设备及计算机可读存储介质,包括:获取第一指令格式,所述第一指令格式包括固定位段的编码位置,所述编码位置处设置有对应的预设编码信息;按照所述编码位置对应的编码长度,随机生成多个预设拼接指令;所述预设拼接指令的编码长度与所述编码长度一致;从多个预设指令中,选择指令格式与第二指令格式均不符的所述预设指令作为生成的目标指令;所述预设指令为对所述预设拼接指令进行编码填充后的指令,所述第二指令格式为当前指令集架构中所包含的多个指令格式中除所述第一指令格式之外的任一指令格式。本申请可以提高指令生成效率,以及提高验证的准确性。

    总线验证方法、装置、电子设备及可读存储介质

    公开(公告)号:CN119397969B

    公开(公告)日:2025-04-18

    申请号:CN202411997230.X

    申请日:2024-12-31

    Abstract: 本发明实施例提供了一种总线验证方法、装置、电子设备及可读存储介质。该方法包括:通过获取待验证总线的待验证子文件;对所述待验证子文件包含的字符进行解析,以将所述待验证子文件转换为目标验证工具可识别的可识别文件;将所述可识别文件输入至所述目标验证工具中,以获取所述待验证总线的验证结果。这样,通过将待验证总线的待验证子文件解析为目标验证工具可识别的可识别文件,可以通过目标验证工具对待验证总线进行验证,从而通过自动化的解析建模和验证,可以实现自动化的总线验证流程,减少人工干预,提高验证效率。

    一种指令流生成方法、装置、电子设备及存储介质

    公开(公告)号:CN119806651A

    公开(公告)日:2025-04-11

    申请号:CN202510293369.4

    申请日:2025-03-12

    Abstract: 本发明实施例提供一种指令流生成方法、装置、电子设备及存储介质,涉及计算机技术领域,该方法中,从第一指令流中确定寄存器跳转指令;基于寄存器跳转指令对应的源寄存器数量,确定寄存器跳转指令对应的前置操作码集合;基于寄存器跳转指令的源寄存器编码和前置操作码集合,生成第二指令流;其中,第二指令流用于向寄存器跳转指令提供跳转地址;将第二指令流插入第一指令流,得到目标指令流。通过目标指令流中的第二指令流为相应寄存器跳转指令提供跳转地址,这样可以提高目标指令流中寄存器跳转指令的跳转可控性,从而提升通过目标指令流对CPU进行测试时的测试稳定性。

    一种验证方法、装置、电子设备及可读存储介质

    公开(公告)号:CN119494299B

    公开(公告)日:2025-04-11

    申请号:CN202510080943.8

    申请日:2025-01-17

    Abstract: 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质,该方法包括:在第一文件中配置测试项,并在测试程序的链接脚本中设置所述第一文件的链接地址;所述测试程序用于为所述测试项的测试用例提供底层运行环境;基于编译工具链和所述链接脚本对所述测试程序进行编译处理,得到所述测试程序对应的二进制文件;对所述二进制文件和所述第一文件进行镜像打包,得到第一镜像文件;在仿真系统中加载所述第一镜像文件,并驱动待测设计运行所述测试程序,以从所述链接地址中加载所述第一文件,执行所述测试项对应的测试用例。本发明实施例可以降低测试程序的编译功耗,有利于提升处理器芯片系统整体的验证效率。

    一种芯片互联方法、装置、电子设备及存储介质

    公开(公告)号:CN119396764B

    公开(公告)日:2025-04-11

    申请号:CN202411996862.4

    申请日:2024-12-31

    Abstract: 本发明实施例提供一种芯片互联方法、装置、电子设备及存储介质,涉及计算机技术领域,该方法中,获取交换点通过业务网络向目标主节点发送的目标报文;基于目标报文的目标地址,确定目标报文对应的报文类型;通过报文类型对应的目标线路响应目标报文。这样,可以使用交换点通过业务网络处理所有类型的报文,在交换点与主节点之间进行报文类型判定,并通过不同线路处理不同类型的报文,从而交换点无需对不同类型的报文采用不同网络进行处理,有效避免了芯片互联过程中交换点为处理不同类型的报文进行网络切换而导致的路由效率降低,有助于提升芯片互联架构中线路资源的利用率。

Patent Agency Ranking