存储器中非对齐数据传输方法、写入方法和装置

    公开(公告)号:CN115374032A

    公开(公告)日:2022-11-22

    申请号:CN202211304565.X

    申请日:2022-10-24

    Abstract: 本公开涉及计算机技术领域,具体涉及一种存储器中非对齐数据传输方法、写入方法和装置,所述存储器基于AHB总线进行数据传输,所述方法包括:获取源地址与第一地址之间的第一字节差p1,所述第一地址为所述源地址的首地址的上一个双字对齐首地址;获取所述源地址的位宽L1,所述源地址的位宽为源地址中包含的字节数;基于所述第一字节差p1和源地址的位宽L1对所述源地址中的数据进行拼接,得到包括N个双字的待传输数据,其中,N=[L1/4]+1,[]为向下取整运算;将所述待传输数据传输至目标地址,实现了使不满足双字对齐的源地址中的数据也可在使用了DMA控制器的存储器中采用AHB总线进行双字传输,提高了数据传输的效率。

    存储器内建自测试方法、控制器芯片和电路

    公开(公告)号:CN117851142A

    公开(公告)日:2024-04-09

    申请号:CN202311745316.9

    申请日:2023-12-18

    Abstract: 本发明实施例提供一种存储器内建自测试方法、控制器芯片和电路,属于芯片技术领域。所述方法包括针对待测存储器依次执行:S1,以任意升降地址顺序,进行写0操作;S2,以升序地址顺序,进行读0读0写1读1读1写1写1读1读1操作;S3,以升序地址顺序,进行读1读1写0读0读0写0写0读0读0操作;S4,以降序地址顺序,进行读0读0写1读1读1写1写1读1读1操作;S5,以降序地址顺序,进行读1读1写0读0读0写0写0读0读0操作;S6,以任意升降地址顺序,进行读0操作。本发明实施例达到了针对全部单一单元故障和双单元耦合故障的100%故障覆盖率,且复杂度较低。

Patent Agency Ranking