-
公开(公告)号：CN112564891B
公开(公告)日：2022-06-21
申请号：CN202011444216.9
申请日：2020-12-11
申请人： 清华大学无锡应用技术研究院
摘要： 本发明涉及序列密码算法技术领域，具体公开了一种基于反馈移位寄存器阵列的序列密码算法计算系统，其中，包括：至少两个反馈移位寄存器阵列，多个所述反馈移位寄存器阵列级联连接，每个所述反馈移位寄存器阵列均包括N行M列的寄存器，每个所述寄存器均包括多种输入数据，其中N≥2，M≥2，且N和M均为自然数；以及与每个所述反馈移位寄存器阵列对应的计算模块，每个所述计算模块均与对应的所述反馈移位寄存器阵列连接，每个所述计算模块均能够根据序列密码算法进行计算，并将得到的计算结果反馈至对应的反馈移位寄存器阵列。本发明提供的基于反馈移位寄存器阵列的序列密码算法计算系统能够同时兼顾性能及灵活性。
-
公开(公告)号：CN112559053B
公开(公告)日：2022-06-03
申请号：CN202011518287.9
申请日：2020-12-21
申请人： 清华大学
IPC分类号： G06F9/38 , G06F15/177
摘要： 本发明提供了一种可重构处理器数据同步处理方法及装置，涉及通信技术领域，该方法包括获取第一节点的第一运算时刻信息、可重构处理器各节点的运算周期信息和间隔周期信息；根据第一运算时刻信息、运算周期信息和间隔周期信息计算第一节点的多个后继节点的第二运算时刻信息；后继节点与第一节点存在直接或间接的依赖关系；根据第二运算时刻信息计算除第一节点和多个后继节点外的剩余节点的第三运算时刻信息；根据第一运算时刻信息、第二运算时刻信息和第三运算时刻信息控制可重构处理器同步处理待处理任务。本发明实施例提供了对于高并行流水任务面对存储资源有限导致的访存冲突的解决方案。
-
公开(公告)号：CN112433773B
公开(公告)日：2021-11-30
申请号：CN202011465401.6
申请日：2020-12-14
申请人： 清华大学
IPC分类号： G06F9/4401
摘要： 本发明提供了一种可重构处理器的配置信息记录方法及装置，该方法包括：采集可重构处理器的配置信息；采用预定义的配置信息格式，记录所述配置信息；其中，所述预定义的配置信息格式为满足预设长度要求的配置信息格式，包括配置信息长度的扩展位和多个配置信息编码的保留位。本发明可以对可重构处理器的配置信息格式进行描述，扩展性强，灵活性高。
-
公开(公告)号：CN112311698B
公开(公告)日：2021-08-24
申请号：CN202011069961.X
申请日：2020-09-30
申请人： 清华大学无锡应用技术研究院
IPC分类号： H04L12/927 , H04L29/06
摘要： 本发明提供了一种处理网络数据包的方法、装置及存储介质。该方法包括：根据全局优先级编码矩阵与全局匹配向量，从构成分类规则全集的多个分类规则子集中选出第一分类规则子集，其中所述全局优先级编码矩阵中的各个元素分别用于表示所述多个分类规则子集中各个分类规则子集之间的优先级高低关系，所述全局匹配向量中的各个元素分别用于表示所述多个分类规则子集中的各个分类规则子集是否包含与所述网络数据包匹配的分类规则；根据所述网络数据包的包头信息，从所述第一分类规则子集中选出与所述网络数据包匹配的优先级最高的分类规则，以便于根据所述优先级最高的分类规则转发所述网络数据包。本发明能同时实现分类规则的高匹配性能与高更新性能。
-
公开(公告)号：CN112907669A
公开(公告)日：2021-06-04
申请号：CN202110223982.0
申请日：2021-03-01
申请人： 清华大学
摘要： 本发明提供了一种基于共面特征点的相机位姿测量方法及装置，涉及计算机视觉技术领域，该方法包括：获取共面特征点的归一化坐标和共面特征点在世界坐标系的目标平面上的第一坐标；根据归一化坐标和第一坐标计算单应性矩阵；利用单应性矩阵计算相机的第一初始位姿数据；根据第一初始位姿数据确定第一局部位姿数据和第二局部位姿数据；根据第一局部位姿数据和第二局部位姿数据确定相机位姿测量结果。本发明考虑了特征点共面情况下位姿测量的歧义性问题，通过生成第一局部位姿数据和第二局部位姿数据，再基于第一局部位姿数据和第二局部位姿数据优选出相机位姿测量结果的过程，使最终的相机位姿测量结果更加稳定和准确。
-
公开(公告)号：CN108509791B
公开(公告)日：2021-06-04
申请号：CN201810140123.3
申请日：2018-02-09
申请人： 清华大学
摘要： 本发明提供了一种检测处理器的方法、检测装置以及检测系统。该方法包括：获取处理器在运行过程中对内存的第一访问记录，第一访问记录包括读操作信息；获取检测装置在重放过程中对内存的第二访问记录，第二访问记录包括首次读操作信息，首次读操作信息为检测装置在重放过程中对同一地址的首次访问为读操作时对应的读操作信息；根据第一访问记录与第二访问记录，确定处理器在运行过程中是否读取了第二访问记录包含的地址以外的内存地址。根据本发明实施例，对处理器从内存读入数据的行为进行检测分析，能够在不影响处理器高效运行性能的前提下，提升处理器的安全性。
-
公开(公告)号：CN112559441A
公开(公告)日：2021-03-26
申请号：CN202011453046.0
申请日：2020-12-11
申请人： 清华大学无锡应用技术研究院
IPC分类号： G06F15/80
摘要： 本发明涉及通信基带电路技术领域，具体公开了一种数字信号处理器的控制方法，其中，数字信号处理器包括可重构处理器、配置控制器和数据存储器，可重构处理器包括多个处理单元阵列，每个处理器单元阵列均包括多个处理单元，配置控制器包括多个配置存储器单元和多个配置控制器单元，配置存储器单元与配置控制器单元一一对应，数据存储器包括多个共享存储器，控制方法包括：初始化共享存储器和配置存储器单元；启动处理单元阵列的任务调度器；在确定处理单元阵列的任务完成后，关闭计时器打印数据；将经过处理单元阵列处理完成的数据搬运至共享存储器。本发明提供的数字信号处理器的控制方法具有高性能低功耗的优势。
-
公开(公告)号：CN112540946A
公开(公告)日：2021-03-23
申请号：CN202011511272.X
申请日：2020-12-18
申请人： 清华大学
IPC分类号： G06F15/167 , G06F15/177 , G06F9/30 , G06F9/38 , G06N3/10 , G06N3/04
摘要： 本发明实施例提供了一种可重构处理器及其上多种神经网络激活函数计算方法，其中，该方法包括：将神经网络激活函数拆分为基础运算；根据神经网络激活函数中各基础运算的计算顺序，通过可重构处理器的可重构处理阵列从共享存储器中读取输入数据来依次实现各基础运算，可重构处理阵列中四周边缘上的处理单元可用于执行访存操作及其他运算操作，称为访存处理单元，可重构处理阵列中除了四周边缘上的处理单元之外的其他处理单元可用于执行运算操作，称为运算处理单元，四周边缘上的处理单元与所在行上的或所在列上的用于执行运算操作的处理单元进行数据传输，可重构处理阵列中每个处理单元与自身上下左右方位上存在的且相邻的处理单元进行数据传输。
-
公开(公告)号：CN112486908A
公开(公告)日：2021-03-12
申请号：CN202011510855.0
申请日：2020-12-18
申请人： 清华大学
IPC分类号： G06F15/78
摘要： 本发明公开了一种层次化的多RPU多PEA的可重构处理器，包括：4个可重构处理器块RPU；其中，每个RPU包括：4个处理单元阵列PEA；其中，每个PEA包括：8×8个处理单元PE，以及与8×8个PE配合完成运算任务的处理单元阵列控制器、协处理器接口、配置控制器、数据控制器和数据共享存储器。本发明可以通过层次化的多RPU多PEA的粗粒度可重构阵列的结构，使得处理器的扩展变得简单，提升了灵活性，并降低了设计和控制的复杂度，能够间接地降低功耗，提升了性能。
-
公开(公告)号：CN112486903A
公开(公告)日：2021-03-12
申请号：CN202011503241.X
申请日：2020-12-18
申请人： 清华大学
摘要： 本发明实施例提供了一种可重构处理单元、可重构处理单元阵列及其运行方法，其中，该方法包括：在取配置的流水环节中，读取该可重构处理单元的配置信息；在译码和取数的流水环节中，对配置信息进行译码并根据所述配置信息读取数据；在执行的流水环节中，根据配置信息对读取的数据进行运算操作或访存操作；在写回的流水环节中，根据配置信息对数据进行存储器的写回操作，各流水环节并行运行。该方案可重构处理单元实现共四级流水环节，各流水环节并行运行，在执行的流水环节中实现了运算操作功能和访存操作功能并存且运算操作和访存操作分离式运行，使得实现了执行的流水环节更细的流水设计，有利于提高可重构处理单元阵列的计算能力和计算性能。
-
-
-
-
-
-
-
-
-
搜索结果
398 条记录 (耗时 0.047 秒)
