-
公开(公告)号：CN107491416A
公开(公告)日：2017-12-19
申请号：CN201710774074.4
申请日：2017-08-31
Applicant: 中国人民解放军信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: G06F17/15
Abstract: 本发明涉及一种适用于任意维数卷积需求的可重构计算结构及计算调度方法和装置，可重构计算结构包含接口控制器和可重构计算模块，所述的可重构计算模块至少包含一个乘累加计算处理阵列，每个乘累加计算处理阵列中包含多个乘累加运算处理单元，每个乘累加运算处理单元配置有各自对应的内部总线，两两乘累加运算处理单元之间通过内部总线互连并与控制总线相连；接口控制器通过控制总线对乘累加运算处理单元之间互联方式及乘累加运算处理单元的分时复用次数进行调度管理。本发明针对任意维数卷积通过快速重构具有不同计算功能处理单元的方式实现卷积计算，提高可变维数卷积计算的灵活性，充分挖掘计算过程的并行性与流水性，大幅提高卷积计算效率。
-
公开(公告)号：CN107341133A
公开(公告)日：2017-11-10
申请号：CN201710489324.X
申请日：2017-06-24
Applicant: 中国人民解放军信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: G06F17/16
Abstract: 本发明属于矩阵计算技术领域，尤其涉及基于任意维数矩阵LU分解的可重构计算结构的调度方法，其采用的任意维数矩阵LU分解的可重构计算结构由处理单元、接口控制器及调度模块、存储模块构成，包括：将处理单元互连，并与接口控制器构成一个可重构处理阵列；调度模块设计调度机制，生成配置信息并下发至可重构处理阵列；构建满足当前维数矩阵LU分解的计算结构；基于构建的计算结构，根据调度机制为处理单元分发计算数据，进行LU分解计算；将LU分解计算的结果通过接口控制器返回至存储模块。本发明以固定处理单元可重构的方式，实现任意维数矩阵LU分解计算，提高LU分解的灵活性。
-
公开(公告)号：CN111106935B
公开(公告)日：2023-05-16
申请号：CN201911383005.6
申请日：2019-12-27
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本发明提供了一种支持多端异构模式下的秘钥管理架构，包括秘钥生成模块、数据解析模块、异构MCU、以及数据发送接口，所述秘钥生成模块接收来自异构MCU的加密秘钥请求，生成秘钥，并通过数据解析模块将秘钥发送给异构MCU，异构MCU完成对明文加密，通过数据发送接口将秘文下发给用户。本发明通过支持动态异构MCU处理器向秘钥生成模块索取相同的秘钥，保持了秘钥数据一致性；同时MCU请求中加入时间戳信息，引入索引向量中，可以高效的满足动态异构冗余架构秘钥的数据一致性。
-
公开(公告)号：CN108647422B
公开(公告)日：2022-05-10
申请号：CN201810418238.4
申请日：2018-05-03
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Inventor： 丁旭 , 沈剑良 , 杨堃 , 刘勤让 , 朱珂 , 宋克 , 吕平 , 杜延康 , 张丽 , 李宏 , 汪欣 , 赵博 , 张文建 , 李沛杰 , 汤先拓 , 徐庆阳 , 刘冬培 , 黄雅静
Abstract: 本发明提供了端口时延约束方法及装置，涉及电路设计技术领域，其中，该端口时延约束方法中端口具体包括：级联的第一模块和第二模块，其中，第一模块的第一发送端到第二模块的第二接收端之间为时延路径，该方法实施时包括：首先，获取信号在时延路径上传输的路径时延，即端口的真实时延，其次，将路径时延与时延路径上的参考时钟周期T比较，得到松弛程度值，之后，根据松弛程度值设置第一发送端发送信号的第一时延和第二接收端接收信号的第二时延，这样，在对端口进行时序预算时，通过上述真实时延与参考时钟周期T的比对结果来对其进行时延约束，从而避免了端口的时延约束过松或过紧的现象出现。
-
公开(公告)号：CN108829546B
公开(公告)日：2021-06-18
申请号：CN201810645073.4
申请日：2018-06-21
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: G06F11/16
Abstract: 本发明涉及数据处理技术领域，尤其涉及超时机制控制方法和装置。本发明的超时机制控制方法，包括：获取多个执行体中的每个执行体执行任务对应的历史执行时间；确定多个执行体中最先完成当前任务对应的执行时间为标准值；根据所述标准值和所述每个执行体执行任务对应的历史执行时间，逐一计算所述多个执行体中的除去标准值对应的执行体的每个执行体执行当前任务的超时阈值；将所述超时阈值发送给所述输出仲裁器，以使输出仲裁器根据超时阈值，对所述多个执行体输出的数据及时进行判决。还公开了超时机制控制装置，包括：获取模块；确定模块；计算模块；判决模块。本发明有效的提高了执行效率，且操作简单。
-
Patent Agency Ranking
公开(公告)号：CN111324882A
公开(公告)日：2020-06-23
申请号：CN202010070063.X
申请日：2020-01-21
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本发明公开了一种处理器输出数据监测方法及装置，方法包括：获取处理器输出的读写请求；提取读写请求中的物理地址，并判断物理地址是否在地址白名单中，若否，则：对读写请求进行解析，根据数据包类型提取出数据包内的数据；将提取出的数据与合法数据集进行对比，判断数据是否合法，若否，则：对读写请求进行异常处理。本发明通过将处理器输出的读写请求中的数据与合法数据集进行对比，能够判别出由处理器后门或程序后门导致的输出异常，有效的实现了对处理器输出数据的监测，进而提高了系统的安全性和稳定性。
-
公开(公告)号：CN111106935A
公开(公告)日：2020-05-05
申请号：CN201911383005.6
申请日：2019-12-27
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本发明提供了一种支持多端异构模式下的秘钥管理架构，包括秘钥生成模块、数据解析模块、异构MCU、以及数据发送接口，所述秘钥生成模块接收来自异构MCU的加密秘钥请求，生成秘钥，并通过数据解析模块将秘钥发送给异构MCU，异构MCU完成对明文加密，通过数据发送接口将秘文下发给用户。本发明通过支持动态异构MCU处理器向秘钥生成模块索取相同的秘钥，保持了秘钥数据一致性；同时MCU请求中加入时间戳信息，引入索引向量中，可以高效的满足动态异构冗余架构秘钥的数据一致性。
-
公开(公告)号：CN110417738A
公开(公告)日：2019-11-05
申请号：CN201910563134.7
申请日：2019-06-26
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本发明提供了一种内生安全系统调度器实现装置及实现方法，包括：交换分发模块，用于对外部设备传送的数据进行识别，并向目标处理单元分发数据；可编程数据报文处理解析模块，用于对所述目标处理单元输出的运算结果数据进行解析并生成唯一的数据特征；拟态判决模块，根据拟态判决策略对所述处理单元对应的所述数据特征进行拟态判决；调度策略模块，用于为所述交换分发模块提供交换分发策略、为所述拟态判决模块提供拟态判决策略以及控制不可信的处理单元进行清洗恢复。本发明具有安全性、可靠性以及动态性。
-
公开(公告)号：CN109726162A
公开(公告)日：2019-05-07
申请号：CN201910151248.0
申请日：2019-02-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本发明提供了一种自适应并行时钟序列检测装置及方法，装置包括时钟序列，并行连接第一选通器和第二选通器，第一选通器连接PCIe时钟序列检测单元，第二选通器连接RapidIO时钟序列检测单元，PCIe时钟序列检测单元一方面连接第三选通器，另一方面连接第一逻辑电路，第一逻辑电路一方面通过第二反相器连接RapidIO时钟序列检测单元，另一方面连接第二选通器；RapidIO时钟序列检测单元一方面连接第三选通器，另一方面连接第二逻辑电路，第二逻辑电路一方面通过第一反相器连接PCIe时钟序列检测单元，另一方面连接第一选通器。本发明可以兼容检测RapidIO、PCIe协议时钟补偿序列，提高硬件结构可重用性。
-
公开(公告)号：CN108881022A
公开(公告)日：2018-11-23
申请号：CN201810537863.0
申请日：2018-05-30
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: H04L12/741 , H04L12/747 , H04L12/863 , H04L12/935 , H04L29/06
CPC classification number: H04L45/74 , H04L45/742 , H04L45/745 , H04L47/50 , H04L49/3009 , H04L63/145
Abstract: 本发明涉及一种数据报加扰查表转发的网络节点装置和方法。所述装置包括解析器、报文缓存、查表逻辑、表项缓存及修改器，还包括：加扰器A、加扰器B、解扰器A、解扰器B、扰码缓存。还包括一种数据报加扰查表转发的方法。本发明以目前广泛部署的网络转发节点通用结构为基础，将加扰器、解扰器设置为直通模式后，即变为传统转发节点，具有很好的适应性和兼容性；无需获知内置木马及特征码具体信息，可抵御未知的特征码木马攻击；扰码可动态更新，安全性好；对业务数据和表项数据的加、解扰完全由节点内部逻辑完成，与该节点连接的业务端及配置端无需获知扰码内容，进一步提高了安全性。
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.07 seconds)
