-
公开(公告)号：CN116325776B
公开(公告)日：2025-05-23
申请号：CN202180065534.0
申请日：2021-08-25
Applicant: 富士胶片株式会社
Abstract: 本发明提供一种能够适当地确定将包含相位差像素的像素组设为短时间曝光及长时间曝光中的哪一种的摄像装置、驱动方法及存储介质。摄像装置具备：处理器；及摄像元件，读出信号的列信号线在第1方向上延伸，在第1方向上排列有第1像素组及第2像素组，所述第1像素组包括在与第1方向交叉的第2方向上排列的多个相位差像素及多个摄像像素，所述第2像素组包括在第2方向上排列的多个摄像像素，处理器构成为执行曝光时间的设定处理，所述曝光时间的设定处理使第1像素组被曝光的第1曝光时间及第2像素组被曝光的第2曝光时间中的一方比另一方短，在设定处理中，构成为基于由摄像元件拍摄的被摄体的信息，确定使第1曝光时间及第2曝光时间中的哪一方比另一方短。
-
公开(公告)号：CN112771847B
公开(公告)日：2025-04-29
申请号：CN201980063189.X
申请日：2019-06-27
Applicant: 富士胶片株式会社
IPC: H04N25/531 , H04N23/745 , H04N23/71 , H04N23/663 , H04N23/68 , H04N23/51
Abstract: 一种成像元件，其内置有处理电路及存储器。存储器存储通过以第1帧速率拍摄被摄体而得到的摄像图像数据。处理电路根据存储在存储器中的摄像图像数据进行处理。输出电路将基于摄像图像数据的输出用图像数据以第2帧速率输出到成像元件的外部。第1帧速率是比第2帧速率高的帧速率，并且根据频闪的产生周期而确定，处理电路根据多个帧量的摄像图像数据来检测避免频闪对成像元件的拍摄的影响的频闪影响避免时刻。
-
公开(公告)号：CN116132805B
公开(公告)日：2025-04-25
申请号：CN202310087581.6
申请日：2020-04-17
Applicant: 富士胶片株式会社
Abstract: 在成像元件中具有存储器和处理器。存储器存储通过以第1帧速率拍摄而得到的图像数据。处理器以第2帧速率输出图像数据。并且，处理器通过使用图像数据，导出表示由图像数据表示的图像中包含的抖动程度的抖动程度信息，以第2帧速率以上的速率输出所导出的抖动程度信息。第1帧速率是第2帧速率以上的帧速率。
-
公开(公告)号：CN114270800B
公开(公告)日：2024-10-22
申请号：CN202080058927.4
申请日：2020-07-02
Applicant: 富士胶片株式会社
IPC: H04N23/45 , H04N23/61 , H04N23/69 , H04N23/80 , H04N23/90 , H04N25/50 , H04N25/70 , H04N5/265 , G03B15/00 , G03B19/07
Abstract: 摄像装置包含第1成像元件及第2成像元件。第2成像元件具有：存储部，存储从第1成像元件输出的第1图像数据；及处理部，对第2图像数据进行处理。由第2图像数据表示的第2图像的分辨率比由第1图像数据表示的第1图像的分辨率高。第2成像元件在未检测到特定被摄体图像的情况下，将存储于存储部中的第1图像数据输出到特定的输出目的地，在检测到特定被摄体图像的情况下，将通过由处理部合成第1图像数据和第2图像数据而得到的合成图像数据或第2图像数据输出到输出目的地。
-
公开(公告)号：CN118784992A
公开(公告)日：2024-10-15
申请号：CN202410799508.6
申请日：2019-06-27
Applicant: 富士胶片株式会社
Abstract: 本发明提供一种成像元件、摄像装置、图像数据处理方法及计算机程序产品，所述成像元件包括：读取部；存储部，可以存储所读取的摄像图像数据；及输出部，将基于摄像图像数据的输出用图像数据输出到外部，读取部以第1读取方式或读取数据量少于第1读取方式的第2读取方式来读取摄像图像数据，在第1读取方式的情况下，第1帧速率相当于第2帧速率，在第2读取方式的情况下，第1帧速率是与第1读取方式的情况相比更低的帧速率，并根据被摄体的移动来切换第1读取方式及第2读取方式。
-
Patent Agency Ranking
公开(公告)号：CN118660240A
公开(公告)日：2024-09-17
申请号：CN202410897910.8
申请日：2020-01-28
Applicant: 富士胶片株式会社
Abstract: 成像元件、摄像装置、成像元件的工作方法及计算机程序产品。具备：第1通信接口，将基于通过拍摄被摄体而得到的图像数据的第1图像数据输出到外部处理器，且内置于成像元件中；存储器，存储图像数据，且内置于成像元件中；及第2通信接口，将基于存储于存储器中的图像数据的第2图像数据输出到外部处理器，且内置于成像元件中，第1通信接口的输出方式与第2通信接口的输出方式不同。
-
公开(公告)号：CN113287295B
公开(公告)日：2023-07-25
申请号：CN201980086363.2
申请日：2019-12-16
Applicant: 富士胶片株式会社
IPC: H04N23/53 , H04N23/63 , H04N23/667 , H04N23/80 , H04N25/44 , H04N25/441 , H04N25/50 , G02B7/08 , G02B7/14 , G02B7/38 , G03B13/06
Abstract: 一种摄像元件、摄像装置、摄像元件的工作方法及计算机可读取存储介质。摄像元件内置有存储器及处理器。存储器存储通过以第1帧速率拍摄被摄体而得到的图像数据。处理器进行如下处理：导出通过拍摄作为图像数据得到的第1图像数据与在第1图像数据之前作为图像数据得到并存储于存储部的第2图像数据的差异度，在所导出的差异度为阈值以上的情况下，进行将第1图像数据及第2图像数据中的至少一个确定为输出图像数据的处理。处理器以第2帧速率输出所确定的所述输出图像数据。
-
公开(公告)号：CN113228609B
公开(公告)日：2023-05-05
申请号：CN201980084951.2
申请日：2019-12-16
Applicant: 富士胶片株式会社
Abstract: 本发明涉及成像元件、摄像装置、摄像方法及计算机可读存储介质。本发明的成像元件内置有：读出部，其读出以第1帧速率拍摄的图像数据；存储部，其存储图像数据；处理部，其对图像数据进行处理；及输出部，其以比第1帧速率低的第2帧速率输出处理后的图像数据。读出部并行读出多个帧各自的图像数据。存储部并行存储由读出部并行读出的各个图像数据。处理部进行使用存储于存储部中的多个帧各自的图像数据生成1帧量的输出图像数据的生成处理。
-
公开(公告)号：CN116055909A
公开(公告)日：2023-05-02
申请号：CN202310033460.3
申请日：2020-01-28
Applicant: 富士胶片株式会社
IPC: H04N25/704 , H04N25/772 , H04N25/74 , H04N25/75
Abstract: 成像元件包括：读出电路，读出通过以第1帧速率拍摄被摄体而得到的像素数据；存储器，存储所读出的像素数据；及输出电路，以第2帧速率输出基于所存储的像素数据的图像数据。第1帧速率是比第2帧速率高的帧速率。像素数据包括相位差像素数据和与相位差像素数据不同的非相位差像素数据。读出电路在以第2帧速率规定为输出1帧量的图像数据的期间的输出期间内，并行读出多个帧的各个像素数据，且在输出期间内，进行非相位差像素数据的读出和相位差像素数据的多次读出。
-
公开(公告)号：CN116018816A
公开(公告)日：2023-04-25
申请号：CN202180052623.1
申请日：2021-07-06
Applicant: 富士胶片株式会社
IPC: H04N23/68
Abstract: 本发明提供一种在拍摄运动迅速的被摄体的情况下，能够抑制手抖，同时能够抑制被摄体的运动变得不连续的摄像装置、驱动方法及摄像程序。一种摄像装置，其具备摄像传感器及至少1个处理器，所述摄像装置中，处理器构成为执行如下处理：摄像处理，通过摄像传感器获取在第一曝光模式下以第一帧速率拍摄的多个第一帧；校正处理，在多个第一帧中，基于施加到摄像装置的抖动量进行电子抖动校正；及生成处理，通过将多个第一帧进行合成，生成具有低于第一帧速率的第二帧速率的第二帧的视频数据，在第一曝光模式中，处理器将m设为正整数，使构成第二帧的第m个第一帧中的曝光时间比第m+1个第一帧中的曝光时间短。
-
-
-
-
-
-
-
-
-
Search Results
170
records
(took 0.046 seconds)
